- 博客(1)
- 收藏
- 关注
原创 试一下Verilog的支持-后续不更新说明
试一下语法支持 module and_gate( input a, input b, output wire c); assign c = a&b; import tensorslow as tf ...
2019-10-11 11:25:42 349
空空如也
空空如也
TA创建的收藏夹 TA关注的收藏夹
TA关注的人
认识到了自己的无知,才能真正认识世界
试一下语法支持 module and_gate( input a, input b, output wire c); assign c = a&b; import tensorslow as tf ...
2019-10-11 11:25:42 349
TA创建的收藏夹 TA关注的收藏夹
TA关注的人