Cache miss和常见的优化手段

缓存未命中（Cache Miss） 是指当 CPU 试图访问某个数据时，发现该数据不在缓存中，需要从更慢的内存层次（如 L2、L3 或主内存）加载该数据。缓存未命中会导致显著的性能下降，因为访问主内存比访问缓存要慢得多。

为了减少缓存未命中，可以采用以下优化策略：

1. 优化数据局部性
   程序应该尽可能地以顺序的方式访问数据，利用空间局部性（访问相邻内存位置的数据）和时间局部性（重复访问相同数据）。例如，遍历数组时，按顺序访问元素，而不是跳跃访问。

2. 避免缓存污染
   如果程序中存在不常用的数据访问模式，可能会“污染”缓存，导致频繁的缓存未命中。优化数据访问顺序，避免让频繁访问的数据被不常用的数据覆盖。

3. 使用预取（Prefetching）
   预取是指在 CPU 需要数据之前提前将数据加载到缓存中。通过分析程序的访问模式，CPU 可以预测接下来要访问的数据并提前加载到缓存，减少等待时间。

4. 多级缓存优化
   合理设计数据结构和算法，使得数据能够充分利用 L1 和 L2 缓存。例如，适当的分块和循环展开可以减少 L3 缓存的依赖，提升性能。