HDL coder帮助文档的解读
HDL Coder
Generate VHDL and Verilogcode for FPGA and ASIC designs
HDL Coder™ generates portable, synthesizable VHDL® andVerilog® code from MATLAB® functions,Simulink® models, and Stateflowcharts. The generated HDL code can be used for FPGA programming orASIC prototyping and design.
HDL Coder provides a workflow advisor that automates theprogramming of Xilinx® andAltera® FPGAs. You can control HDLarchitecture and implementation, highlight critical paths, and generatehardware resource utilization estimates. HDL Coder provides traceabilitybetween your Simulink model and the generated Verilog and VHDL code, enablingcode verification for high-integrity applications adhering to DO-254 and otherstandards.
针对FPGA与ASIC设计生成VHDL/Verilog代码
HDLCoder™可基于MATLAB函数、Simulink模型和Stateflow图表来生成可移植、可综合的VHDL/Verilog代码。生成出的代码可以用于FPGA的编程或ASIC原型开发与设计。
HDL Coder提供了一种使Xilinx和Altera FPGA编程自动化的工作流程指导。你可以控制硬件描述语言的架构和执行,强调关键(信号)路径,生成硬件资源率利用评估。HDL Coder提供了Simulink模型与生成的VHDL/Verilog代码间的可追溯特性,为符合DO-254和其他标准的高完整性的应用启用代码验证。
注:【DO-254标准的有效性得到了美国联邦航空局和欧洲航空安全局等业界权威的一致确认,为机载电子硬件的设计开发提供了指导与保障。DO-254全称“机载电子硬件设计保证指南”。该标准对硬件设计生命周期各阶段的目标、开展的设计保证活动以及产生的设计数据进行了详尽的阐述。DO-254标准将硬件设计过程分为需求获取、概要设计、详细设计、实现与产品转换过程,这与传统的集成电路设计流程基本相同,不同的是,DO-254详细定义了支持过程,包括确认过程、验证过程、配置管理、过程保证以及审定联络,保证了硬件设计生命周期及其输出正确可控。DO-254标准代表了工业界、适航当局、机载领域硬件设计人员在内的大多数专家的一致意见,是机载电子硬件开发保证过程最好的实践经验的集合。DO-254标准的有效性得到了美国联邦航空局和欧洲航空安全局等业界权威的一致确认,为机载电子硬件的设计开发提供了指导与保障。
可编程逻辑器件在航空机载设备中的应用越来越多,其设计也变得愈发复杂,适航认证已成为航空器件发展的必然趋势。对于针对特种行业的FPGA开发,了解此标准很重要】
Key Features
· Target-independent,synthesizable VHDL and Verilog code 与目标(器件)无关,可综合
· Codegeneration support for MATLAB functions, System objects and Simulink blocks
· Mealyand Moore finite-state machines and control logic implementations usingStateflow
使用Stateflow工具实现Moore/Mealy状态机及控制逻辑
· Workflowadvisor for programming Xilinx and Altera application boards
· Resourcesharing and retiming for area-speed tradeoffs 平衡面积——速度的资源共享与时序重排技术
· Code-to-modeland model-to-code traceability for DO-254
· Legacycode integration 旧代码集成
Getting Started
Learn