本文介绍了FIR滤波器的原理和在FPGA上使用HLS（高速硬件描述语言）进行优化的方法，包括代码优化、计算性能评估、循环展开、循环流水和位宽优化。通过避免for+if、循环拆分、循环展开和循环流水，显著提高了FIR滤波器的性能。此外，文章还讨论了位宽优化以减少资源消耗，并简述了复数FIR滤波器的设计策略。
FIR滤波器
FIR简介
一个N阶的FIR滤波器，系数和输入信号卷积可由差分方程的形式表示：
y [ i ] = ∑ j = 0 N − 1 h [ j ] ⋅ x [ i − j ] \ y[i]=\sum_{j=0}^{N-1} h[j] \cdot x[i-j] y[i]=∑j=0N−1h[j]⋅x[i−j]
为了能够更直观地理解下面的代码，这里以三阶滤波器为例
i = 0 j = 0 , y [ 0 ] = h [ 0 ] ⋅ x [ 0 ] \ i=0 \ j=0,\ y[0]=\ h[0] \cdot x[0] i=0 j=0, y[0]= h[0]⋅x[0]
i = 1 j = 0..1 , y [ 1 ] = h [ 0 ] ⋅ x [ 1 ] + h [ 1 ] ⋅ x [ 0 ] \ i=1\ j=0..1,\ y[1]=\ h[0] \cdot x[1]+\ h[1] \cdot x[0] i=1 j=0..1, y[1
最低0.47元/天 解锁文章
扫一扫
2400
被折叠的 条评论
为什么被折叠?
到【灌水乐园】发言
