14_ZYNQ7020_板子实现自启动配置无线网卡，自启动配置WLAN0的IP地址（192.168.0.140）

最新推荐文章于 2023-06-18 14:04:12 发布
最新推荐文章于 2023-06-18 14:04:12 发布
阅读量1.6k 收藏 4
点赞数
分类专栏： ZYNQ嵌入式系统1
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
本文链接：https://blog.csdn.net/weixin_39193953/article/details/108103165
版权

1.登录开发板
在这里插入图片描述
2.手动配置在文件中加入启动命令

/etc/rc.local

在最后一行输入如下命令

ifconfig wlan0 192.168.0.140 netmask 255.255.255.0
wpa_supplicant -B -d -i wlan0 -c /etc/wpa_supplicant.conf -B

第一行设置开发板的IP地址
第二行设置开发板无线连接无线路由器脚本，-B在后台执行
在这里插入图片描述
3.保存退出，重启开发板，开发板开机大概需要3min，启动后用

ifconfig

查看开发板的IP地址
在这里插入图片描述
4.此时板子就可以用SSH登录开发板的命令行，可以用远程桌面登录开发板
在这里插入图片描述
在这里插入图片描述

一米八零的昊哥
关注
  • 0
    点赞
  • 踩
  • 4
    收藏
    觉得还不错? 一键收藏
  • 1
    评论
专栏目录
WARNING: [Labtools 27-3413] vivado报错调试界面无信号无波形解决方法
nature_forest的博客
03-02 2万+
vivado----fpga硬件调试 (五) ----找不到ila核问题及解决，WARNING: [Labtools 27-3413]
Xilinx_ZYNQ7020_自定义IP开发文档.docx
02-28
本文档详细描述了基于Xilinx Zynq 7020 SOC的自定义IP的实现，并带领大家一步步完成自定义用户逻辑IP与Zynq ARM通过AXI-Lite通讯的实验。教程非常详细包括FPGA部分和SDK软件部分的开发，以及自定义驱动文件的创建和使用等。 ZYNQ芯片的PL部分也就是FPGA部分，定义了一个用户逻辑的IP，实现将两个输入的32bit的数据相加。自定义的用户逻辑IP中设计了4个寄存器，其中3个配置寄存器（可读、可写）和一个状态寄存器（只读）。 ARM处理器通过写配置寄存器slv_reg0和slv_reg1分别写入两个输入数据，用户逻辑做加法运算，计算相加的结果放入slv_reg3寄存器中。slv_reg3寄存器作为自定义IP的状态寄存器使用，不能写，只能读。ARM处理器读取slv_reg3寄存器中的数据，并将结果显示在串口调试工具窗口中。
VIVADO调试流程
08-08
介绍了vivado的调试流程，设计调试原理与方法，用Vivado提供的IP核，生成用户自己的IP
ZYNQ7020多网口不能工作在同一网段的问题与测试报告 - ZYNQ7021学习
逸璞丷昊
05-15 4086
测试环境        ZYNQ7020的开发板上一共有五个以太网网口，分别给PL端网口配置了同网段的四个IP。 问题描述        从电脑上ping这四个网口时，都能收到回复，但是仔细检查发现，当拔掉三根网线后，仍然能够ping通原设定的其他网口的IP。 测试结果         关于同一网段IP的测试结果，系统启动时按照附录脚本配置网口。首先将网口接在eth1上，在电脑上ping...
42_ZYNQ7020开发板Vivado配置IP核生成5路PLL（锁相环）
weixin_39193953的博客
09-09 2364
通过锁相环对时钟进行倍频生成我们需要的时钟频率 PLL，即锁相环。是FPGA的重要资源。一个FPGA系统往往需要多个不同的频率，不同相位的时钟信号。所以一个FPGA芯片的PLL数量是衡量FPGA芯片的重要指标。 数字锁相环（PLL） 锁相环（PLL）主要用于频率综合。使用一个PLL可以从一个输入时钟信号生成多个时钟信号。 一、创建Vivado工程新建一个pll_test工程，点击Project Manager界面下的IP Catalog 在第一个界面ClockingOptions里，我们选择PLL资源
如何修改zynq开发板的静态ip地址
buck_wan的博客
01-15 3138
当应用程序编译成功后，在开发板输入tftp -g -r hi_j 192.168.1.11后板子提示network unreachable，使用ifconfig eth0命令查询发现好像网卡没有启动，然后ifconfig eth0 192.168.1.10 netmask 255.255.255.0 开发板打印如下： IPv6: ADDRCONF(NETDEV_UP): eth0: link is...
学习Zynq笔记（1）：7020开发平台简介
热门推荐
sangba2019的博客
12-25 3万+
文章目录一、结构示意图二、结构尺寸三、zynq7000PS系统的主要参数PL系统的主要参数四、PS端的外设1、QSPI FLASH2、DDR3 DRAM3、以太网接口4、SD卡槽 以黑金AX7020为例 一、结构示意图 此款开収板使用的是 Xilinx 公司的 Zynq7000 系列的芯片，型号为 XC7Z020-2CLG400I，400 个引脚的 FBGA 封装。 ZYNQ7000 芯片可分成处理器系统部分 Processor System（ PS）和可编程逡辑部分 Programmable Log.
ZYNQ7020 Petalinux 以太网环境搭建
y183128184的博客
06-18 1966
基于ZYNQ7020 petalinux 进行以太网TCP通信实验
配置有线PC静态IP并且与zynq主板连接
dragon_cdut的博客
11-28 1751
配置有线PC静态IP并且与zynq主板连接
zynq linux 添加设备IP
jingjiankai5228的博客
11-22 4647
linux操作系统一般可以通过Ifconfig eth0:0 192.168.0.10添加临时IP ,这种重启就会失效，C代码编码可以直接在程序中通过system(“Ifconfig eth0:0 192.168.0.10”) 直接实现
ad9361.rar_AD9361 + zynq7020_ZYNQ_7020_Zynq-7020_zc702 AD9361_zy
07-15
使用zynq 7020 的9371 sdk配置文件
zynq-7000.rar_linux 中断 zynq_zynq DMA_zynq DMA Linux_zynq gpio_i2
07-15
linux3.0 device tree,包括zynq-7000,arm9,coretx-a9芯片级的所有外设驱动树，i2c,spi，dma,中断，gpio
pl_intr_demo.rar_DEMO_zedboard PL 中断代码_zynq7020
09-20
PL中断demo，包括timer、pl中断等，可参考
slave.rar_AXI slave_ZYNQ AXI 总线_axi slave_axi.slave_zynq axi
07-15
xilinx Zynq 中的AXI总线 axi slaver模块
23_ZYNQ7020开发板_USB驱动
weixin_39193953的博客
08-22 4009
usb是通用串行总线的总称。Linux支持几乎所有的usb设备和鼠标，键盘，打印机。 一、USB识别的过程，USB设备接入主机后，匹配过程如下； usb设备接入主机后，匹配的过程如下 1)硬件检测 usb接口有四条线分别为5V、GND、D-、D+，usb设备接入主机后，会把主机usb接口的D-或D+拉高。从而主机从硬件的角度检测到了usb设备的接入。 2）握手匹配 主机检测到usb设备接入后，就会和设备进行交互，主机端主动发起获取设备信息的描述符，设备则需要按照固定格式返回描述符。如果实在windos桌面系
35_ZYNQ7020开发板串行序列机SPI协议接口ADC128S022
weixin_39193953的博客
09-06 3131
模数转换器即A/D转换器，或简称ADC，通常是指将模拟信号转变为数字信号的电子元件。 经过与标准量比较处理后的模拟量转换成以二进制数值表示的离散信号的转换器。 ADC128S022 我们使用的模数转换器为8通道及12位的分辨率。 模拟电源VA输入范围为2.7V-5.25V，数字电源VD输入范围为2.7V~VA。 通信接口支持：SPI、QSPI、以及通用的DSP接口。 转换速率：50kps-200kps 本款ADC为12位的分辨率，因此1bit代表电压值即为VA/4096。 当模拟电压低于VA/8192，输
46_ZYNQ7020开发板驱动AD7606逻辑分析仪分析串口显示
weixin_39193953的博客
09-22 2810
一、AD7606模块参数 AD型号：AD7606 通道数：8通道 AD位数：16bit 最高采样频率:200ksps 输入电压：-5V~+5V 二、模块结构 三、AD7607简介 AD7606是一款8通道同步采样数据采集系统，片内集成输入放大器，过压保护电路，二阶模拟抗混叠滤波器、模拟多路复用器、16位200KPS SARADC和一个数字滤波器，2.5V基准电压源。 可以处理 ±10V与±5V真双极性输入信号。 四、AD7606功能图 五、AD7606时序图 AD7606可以对所有8路的模拟输入通道同
55_ZYNQ7020开发板SDK_下使用Free RTOS
weixin_39193953的博客
10-21 2028
一、实现Vivado工程为"freeos_test" 本节开始搭建Free RTOS实时操作系统运行环境，本实验以FreeRTOS Hello World举例，实现两个LED灯以不同的间隔持续闪烁。 本实验基于“双核AMP的使用”工程，硬件环境不需要修改。 二、新建工程，OS Platform选择freetos901_xilinx 三、选择FreeRTOS Hello world举例 四、生成后如下 五、查看main.c函数，Hello World例子中建立了两个任务，发送任务和接收任务，接收任务得到
15_ZYNQ7020开发板pinctrl与gpio子系统_深入分析与实验
weixin_39193953的博客
08-20 1869
princtrl子系统为了便于代码编辑者阅读代码，把寄存器的地址编号直接命名可读性强的名字。 1.pinctrl子系统 Linux内核提供了pinctrl子系统用来管理不同芯片厂商的pin脚的管理方法。 pinctrl可以帮助驱动工程师完成如下： (1)从设备树中获取pin脚信息 (2)设置pin脚的复用功能 (3)配置pin脚的电气特性 设备树示例： 第一行： 1. pinctrl0: pinctrl@700 { pinctrl0:pinctrl@700节点，就是ZYNQ中pinctrl子系统的节点。
xilinx_zynq7020 自定义ip开发文档
最新发布
09-07
xilinx_zynq7020 自定义 IP 开发文档是一份描述如何开发和使用自定义 IP（Intelligent Property）的技术文档。Zynq-7020 是 Xilinx 公司生产的一款可编程逻辑器件，搭载了 ARM 处理器和 FPGA 芯片，能够同时实现软件...

“相关推荐”对你有帮助么？

  • 非常没帮助
  • 没帮助
  • 一般
  • 有帮助
  • 非常有帮助
提交
评论 1
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值