logisim数据选择器_华科计算机组成原理运算器ALU实验（Logisim）

大家好，我是小黄鸭哈哈哈。

实验重点为运算器原理的考察，而并非线路和器件连接方式，但是在连接线路是要注意引脚的说明，避免浪费不必要的时间。

8位可控加减法电路

该实验通过全加器串行输入实现8位可控加减法。

主要考察加减法的转换，即通过补码实现减法，和溢出信号的检测。

4位先行进位74182

实现可级联的4位先行进位电路。其中 Gi，Pi 为进位生成函数和传递函数，Cin 为进位输入，C1~C4 为进位输出，G，P 为成组进位生成函数和成组进位传递函数。

考察对生产函数和传递函数，不断分级。

4位快速加法器设计

利用前一步设计好的四位先行进位电路构造四位快速加法器。

这里就是结合设计好的74128进行一下改装。

16位快速加法器

利用四位先行进位电路和四位快速加法器构造十六位组间先行进位，组内先行进位快速加法器

这里相当于由4位扩展为16位，进一步的升级。重点理解扩展的含义。

注意：C15接口为次高位进位。并且每4位的进位C1、C2、C3、C4是由74128的上端接口连到4位快速加法器的进位输入端。

32位快速加法器

可能方案：

2个16位加法器直接串联，C16 信号采用下层的进位输出