- 设计一个比较电路,当输入的一位8421BCD码大于4时,输出为1,否则为0,进行功能仿真,查看仿真结果,将Verilog代码和仿真波形图整理入实验报告。
代码:
module yanxu12(in,out);
input wire[3:0] in;
output reg out;
always @(in)
begin
if(in>4)
out<=1;
else
o
代码:
module yanxu12(in,out);
input wire[3:0] in;
output reg out;
always @(in)
begin
if(in>4)
out<=1;
else
o