xilinx platform cable usb驱动_Zynq UltraScale +系列之“USB接口设计”

本文详细介绍了Zynq UltraScale + MPSoC系列芯片的USB3.0/2.0接口硬件设计,包括USB接口配置、USB3320 PHY芯片的选择与连接、时钟配置、电源要求以及PCB设计中的阻抗匹配要点。
摘要由CSDN通过智能技术生成

欢迎FPGA工程师加入官方微信技术群

点击蓝字关注我们FPGA之家-中国最好最大的FPGA纯工程师社群

731c7f10323aefd999a96cfe1456bfb2.png

本文主要介绍Zynq UltraScale + MPSoC系列芯片的USB3.0/2.0接口硬件设计。

ZU+系列MPSoC要实现USB3.0/2.0的全部功能,需要同时使用MIO和GTR。因为GTR接口中的USB接口只支持USB3.0,对USB2.0的支持需要通过MIO接口外接USB PHY实现。

ZU+系列MPSoC包括两个USB接口,根据实际需要可以进行如下表所示的配置:

29ca6dffff1865628a1bfb4da8b0d816.png

0fa196a4883848fd77ddd7bd419e4a43.png

当USB接口配置成3.0模式时,USB2.0也必须使能(在SDK的PCW配置界面),因为外部VBUS有效的反馈信号只能从U

评论
添加红包

请填写红包祝福语或标题

红包个数最小为10个

红包金额最低5元

当前余额3.43前往充值 >
需支付:10.00
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明:

1.余额是钱包充值的虚拟货币,按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载,可以购买VIP、付费专栏及课程。

余额充值