ZYNQ UltraScale+ MPSoC USB2.0接口裸机驱动（Mass Storage）

最新推荐文章于 2022-11-17 17:47:31 发布
VIP文章 最新推荐文章于 2022-11-17 17:47:31 发布
阅读量4k 收藏 16
点赞数 5
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
本文链接：https://blog.csdn.net/wrong_jian/article/details/103878236
版权

概要

ZYNQ UltraScale+ MPSoC支持支持USB3.0，其功能通过PS侧GTR接口实现。实际设计中，有时希望仅支持USB2.0即可。这里，概要描述仅需要USB2.0场景下的软硬件设计及调试过程。我们在实际设计中，采用了与ZCU102相同的USB PHY芯片（Microchip/USB3320）。

硬件设计

设计中，首先需要保证PHY器件处于正常工作状态，这里要根据PHY器件的器件手册，进行确认，例如：PHY器件的BIAS电压，Regulator输出电压等是否正常，控制器和PHY器件之间的ULPI接口时钟（60MHz）是否正常；其次，利用驱动程序，对PHY器件的寄存器进行操作，例如，针对USB3320，可以通过读PHY器件的Vendor ID或者读写PHY器件的测试寄存器进行验证。

软件设计

Block Diagram

在这里插入图片描述
根据实际设计，仅需要对USB2.0的相关IO进行勾选即可，不需要勾选USB3.0接口。

驱动设计

驱动设计参考链接࿱

最低0.47元/天 解锁文章
wrong_jian
关注
  • 5
    点赞
  • 踩
  • 16
    收藏
    觉得还不错? 一键收藏
  • 0
    评论
二、项目介绍
嵌入式Linux开发
05-01 176
主处理器用的是xilinx公司生产的xc7z020CLG484，该芯片是属于xilinx公司的zynq系列。wifi芯片用的是AP6181，支持wifi热点功能，通过zynq处理器的sdio接口引出。GPS芯片用的是ATGM336H-5N，通过zynq处理器的UART接口引出。USB芯片用的是USB3320，支持USB2.0协议线阵相机芯片用的是DS90CR288AMTD，通过FPGA进行连接并采集相机的数据。拉绳传感器用的是MPS-XS-300mm-V1，通过ADS1118接入FPGA。
usb3320c对应linux驱动,USB Host读取U盘成功
weixin_33240229的博客
05-13 1339
具体用到哪些IO请看探索者开发板原理图改写“voidUSB_OTG_BSP_EnableInterrupt(USB_OTG_CORE_HANDLE *pdev)”函数，这个函数是设置USB中断优先级的七、注释掉(或删掉)“void USB_OTG_BSP_DriveVBUS(USB_OTG_CORE_HANDLE*pdev, uint8_t state)”和“voidUSB_OTG_BSP_Con...
【正点原子FPGA连载】 第二章 实验平台简介 摘自【正点原子】DFZU2EG/4EV MPSoC 之FPGA开发指南V1.0
weixin_55796564的博客
11-17 2121
本章内容主要向大家简要介绍我们的实验平台：Zynq UltraScale+ MPSoC 开发板。通过本章的学习，你将对我们后面使用的实验平台有个快速的了解，为后面的学习做铺垫。本章包括以下几个部分：122.1DFZU2EG/4EV MPSoC开发板资源初探2.2DFZU2EG/4EV MPSoC开发板资源说明2.3DFZU2EG/4EV MPSoC开发板可搭配外设外设一：LCD液晶显示屏。
PetaLinux学习笔记 2
Godenfreemans的博客
10-14 1429
现在遇到这样一个问题，没有USB，甚至于USB都没有电压输出，检查电路，USB供电是由一个TPS2051BDBV来控制的，这个芯片又是USB3320C来控制的，说明这个芯片没有工作。官方的例子是可以正常工作的。我仔细查看教程，找到了被我忽略掉的一个内核文件：linux-xlnx-xilinx-v2017.4.tar.gz。 这个文件既然由官方提供，那一定是有改动在里面的。黑金在打包这个目录的时候，...
【正点原子FPGA连载】 第三章 硬件资源详解 摘自【正点原子】DFZU2EG/4EV MPSoC 之FPGA开发指南V1.0
weixin_55796564的博客
11-17 5573
1）实验平台：正点原子MPSoC开发板 2）平台购买地址：https://detail.tmall.com/item.htm?id=692450874670 3）全套实验源码+手册+视频下载地址： http://www.openedv.com/thread-340252-1-1.html本章，我们将向大家详细介绍DFZU2EG/4EV MPSoC开发板各部分的硬件原理图，让大家对DFZU2EG/4EV MPSoC开发板的各部分硬件原理有个深入理解，并向大家介绍开发板的使用注意事项，为后面的学习做好准备。 本
xilinx platform cable usb驱动_Zynq UltraScale +系列之“USB接口设计”
weixin_39602108的博客
11-21 795
欢迎FPGA工程师加入官方微信技术群点击蓝字关注我们FPGA之家-中国最好最大的FPGA纯工程师社群本文主要介绍Zynq UltraScale + MPSoC系列芯片的USB3.0/2.0接口硬件设计。ZU+系列MPSoC要实现USB3.0/2.0的全部功能，需要同时使用MIO和GTR。因为GTR接口中的USB接口只支持USB3.0，对USB2.0的支持需要通过MIO接口外接USB PH...
扩展板
yundanfengqing_nuc的专栏
05-11 2825
（一）简介 扩展板部分的功能  1 路 PCIEx8 接口  4 路光纤接口  2 路 10/100M/1000M 以太网 RJ-45 接口  1 路 HDMI 视频输出接口  1 路 HDMI 视频输入接口  4 路 USB HOST 接口  1 路 USB Uart 通信接口  1 路 SD 卡接口  1 路 40 针扩展口  JTAG 调试接口  4 个独立按键  4 个用户 LED 灯 （二）USB转串口 AX7Z100 扩展板上配备了一个 Uart 转 US...
Xilinx UltraScale＋系列FPGA实现USB3.0 DEV 设备 部分原理图+代码分享
Pierre
03-26 7920
Zynq UltraScale+ MPSoC 系列是 Xilinx 新一代 Zynq 平台。在 FPGA 里有完整的 ARM 处理（PS），包含了四核或双核 Cortex-A53 处理器 ，处理器子系统中有DDR内存控制器等大量的外设，在FPGA中完全独立于可编程逻辑单元（PL）如果暂时没有用到PL部分，PS也能单独工作，相当于可以当成一个ARM来用了（以前的不行）。 ARM也包含USB3.0控制器，这是实现USB3.0DEV的关键，根据官方手册(ug1085)描述，USB主(Host)从(Device)
使用Zynq UltraScale+MPSOC管理电源和性能的教程
07-07
为了满足关键的系统级需求，设计者必须将功率/热量与整体性能抵消。Zynq UltraScale+ MPSOC有助于实现这种平衡。   随着产品解决方案的复杂性的增加，对计算功能的需求也在增加。一般来说，随着功率的增加，性能的提高也会随之提高。对于每一代高性能计算平台，都有相关的机制来实现功率降低。   解决ASSP电源管理问题的方法已得到实施，并在PC、手机和平板电脑等大容量计算平台上不断发展。但是，许多嵌入式应用程序的电源管理技术定义不太明确，因为每个应用程序都有其独特的电源管理需求。   嵌入式系统中电源管理的常用技术包括但不限于： •管理处理器的电源利用率 •主动/非主动核心管理 •频率标度 •时钟选通   使用zynq UltraScale+mpsoc，设计者不仅可以使用上述技术，而且可以通过C到HDL工具将软件任务转移到可编程逻辑（pl）。将软件任务转移到协处理器上不仅展示了更高的性能处理，而且还展示了更高的每瓦性能。
UltraZed原理图Zynq UltraScale+ MPSoC
03-30
UltraZed原理图，基于Zynq UltraScale+ MPSoC，ZU3EG芯片设计，非常具有参考意义！！
Xilinx Zynq UltraScale+ MPSoC ZCU106-硬件开发文档类资源--完整版.zip
09-14
Xilinx Zynq UltraScale+ MPSoC ZCU102开发板的最新PCB、原理图、BOM单、约束文件（XDC）以及板卡硬件设计指导书等，对于硬件设计有很大的参考价值。本博客文章”Zynq Ultrascale+ MPSOC硬件开发之与Zynq7000芯片资源对比说明及开发资料介绍“内有资源详细介绍以及免费下载方式。
ZYNQ UltraScale+ MPSoc ZU5EV核心板原理图
07-12
ZYNQ UltraScale+ MPSoc ZU5EV核心板原理图， Zynq UltraScale+MPSoC是Xilinx推出的第二代多处理SoC系统，它在第一代Zynq-7000的基础上进行了全面升级。 该芯片基于业内最先进的16nm FinFET+工艺制程打造，整合了64位ARM Cortex-A53处理器、512位ARM Mali-400 MP2图形处理器以及可编程逻辑单元，具有强大的计算能力和强大的扩展性，广泛应用于工业自动化、人工智能、无人驾驶等领域。 Zynq UltraScale+ MPSoC共有四个大的系列：CG系列、EG系列、EV系列和RF系列。 其中，EG和EV系列提供汽车级和军品级器件，具有更高的安全性能和可靠性。 相较于上一代ZYNQ-7000产品，该系列器件在性能、存储和互联等方面都实现了重大突破，主要有： 1、CPU性能得到显著提升，采用了64位四核1.3GHz Cortex-A53 APU（CG系列是双核）和可运行在独立、锁步模式的双核533MHz Cortex-R5 RPU，具有强大的计算能力和扩展性； 2、静态存储采用了高达36Mb的高
Zynq UltraScale+ MPSoC Safety Manual
02-09
MPSoC and its purpose is to describe the use of the Zynq UltraScale+ MPSoC device in the context of a safety-related system, specifying user responsibilities for installation and operation of these ...
infrared-remote-candroid studiodemo
最新发布
05-05
android studio下载
【新质生产力】新质生产力赋能智能制造数字化解决方案.pptx
05-05
【新质生产力】新质生产力赋能智能制造数字化解决方案.pptx
基于matlab实现的用于应用布格重力异常数据反演地下异常密度体.rar
05-05
基于matlab实现的用于应用布格重力异常数据反演地下异常密度体.rar
Zynq UltraScale+ MPSoC PS GTR
06-01
可以理解为Zynq UltraScale+ MPSoC（Multiprocessor System-on-Chip）的PS（Processing System）中的GTR（Gigabit Transceiver）接口。GTR是一种高速串行通信接口，用于支持高速数据传输和通信。在Zynq UltraScale+ MPSoC中，GTR接口可以用于连接其他设备或系统，例如网络接口、存储接口、图像传感器等。

“相关推荐”对你有帮助么？

  • 非常没帮助
  • 没帮助
  • 一般
  • 有帮助
  • 非常有帮助
提交
评论
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值