stm32 定时器_STM32定时器BURST传输介绍及示例

在STM32定时器应用中，我们有时希望基于某定时器事件同时对定时器的多个寄存器进行读写访问。为此，STM32芯片设计了专门应对定时器的多寄存器访问应用的DMA Burst传输。

高级定时器和部分通用定时器都支持针对定时器寄存器访问的BURST传输。所谓定时器的BURST传输，就是指当产生某定时器事件时，可以产生多个DMA请求，并触发多次DMA传输，访问多个定时器寄存器实现从内存到寄存器或从寄存器到内存的数据传输。这里的定时器事件可以是更新事件、比较匹配事件、换相事件以及触发事件。

我们知道，各定时器的所有寄存器都存放在片内某一固定地址开始的连续空间内。下图是我从STM32G4系列定时器地址分布图中截取的一部分,不同的定时器所拥有的寄存器个数可能有差异，但每个定时器的寄存器地址映射表的第一个寄存器一定是TIMx_CR1，所有寄存器在内存空间以字对齐的方式按顺序依次存放。【后面都以TIM2为例来说】

显然，我们在做定时器的DMA BURST传输时，除了配置基本的源地址、目的地址等DMA传输所需的通用配置信息外，还得告知DMA BURST传输模块每次传输时从哪个寄存器开始，连续访问几个寄存器，比方访问上图中圈出来的从TIMx_CCR1开始的连续4个寄存器。

这里有两个专门用于定时器BURST传输的寄存器，分别是TIM2_DCR和TIM2_DMAR. 其中TIM2_DCR就是用来配置从哪个定时器寄存器开始访问、连续访问几个寄存器的问题。【下面截图来自STM32G4参考手册】

DBA：被访问的第一个定时器寄存器相对于定时器地址映射表中的TIMx_CR1的地址偏移量【偏移量从0开始计算】。

DBL：每组BURST访问的寄存器个数【从0开始计算】。