uvm_port_base学习(草稿）

最新推荐文章于 2024-01-30 15:24:52 发布
最新推荐文章于 2024-01-30 15:24:52 发布
阅读量309 收藏
点赞数
分类专栏： uvm_port_base
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
本文链接：https://blog.csdn.net/weixin_39662684/article/details/109595168
版权

在uvm_port_base中定义了此port连接port的数目，设置了m_min_size和m_max_size,同时会对其连接数量做检查.
**a.**在uvm_driver中定义了uvm_seq_item_pull_port,它用来连接sequencer与sequence之间的xaction传递.uvm_seq_item_pull_port继承于uvm_port_base,通过UVM_SEQ_PORT宏实现uvm_seq_item_pull_port的实例化.
**b.**从实例化的参数可以看出，uvm_driver中uvm_seq_item_pull_port可以连接的port数最大是1，也就是说一个driver最多可以与1个sequencer相连，无法实现2个及以上的sequencer连接到一个driver上.
在这里插入图片描述
c.connect函数
经常会看到port可以与imp、export连接，而imp只能被export与port连接这样的限制，这其实就是UVM自定义的方式而已，在connect函数中会对相关的情况做检查.
在这里插入图片描述
d.m_provided_to&m_provided_by
通过这两个关联数组记录与之有关的port信息.
在这里插入图片描述
e.uvm_blocking_port
在这里插入图片描述
在这里插入图片描述
在这里插入图片描述
在这里插入图片描述
在这里插入图片描述
在这里插入图片描述
在这里插入图片描述

weixin_39662684
关注
专栏目录
【UVM基础】TLM常用数据接发送与数据接收实例
悟已往之不谏 知来者之可追
02-16 1711
UVM transaction 级别的发送、接收操作实现
UVM_PACKER学习.docx
01-08
它是一个类，负责将变量或数据结构转换成字节流，以便通过通信通道（如`uvm_tlm_if_base`接口）传输。这个过程通常发生在发送端，例如在Driver组件中。在接收端，`UVM_Packer`则会将接收到的字节流还原为原始数据。 ...
UVM基础之------uvm_port_base
weixin_30340819的博客
07-28 242
Port Base Classes uvm_port_component_base This class defines an interface for obtaining a port’s connectivity lists after or during the end_of_elaboration phase.主要用来在end_of_elaboration phase后返回某...
uvm_port_base——TLM1事务级建模方法（五）
weixin_34194087的博客
12-21 437
文件： src/tlm1/uvm_port_base.svh 类： uvm_port_base 　　uvm_port_component_base派生自uvm_component，因此具有其所有特性。提供了一下接口，get_connected_to 用于返回所有的port主动连接端口。get_provided_to 用于被动连接的接口。is_port, is_export, is_imp这...
【uvm源码】uvm_port_base
飓风_数字IC验证的博客
07-09 1141
uvm源码之uvm_port_base。
[UVM]UVM Port Fundamentals
元直的博客
04-12 266
UVM Port Fundamentals The UVM Base Class Library (BCL) includes base port classes that are extended to define the TLM1(Transaction Level Model 1) ports that are used i...
UVM_Class_Reference_Manual_1.2_UVM_Class_reference_uvm1.2_
10-04
10. **环境构建**：UVM提供了顶级的`uvm_test`类，作为验证环境的入口点，它负责初始化和结束验证环境，并通过`run_phase`方法启动验证流程。 通过深入学习《UVM Class Reference Manual 1.2》，工程师可以掌握如何...
uvm_ref_system_verilog_nan_UVM_
10-03
总之，“uvm_ref_system_verilog_nan_UVM_”项目提供了学习和实践UVM验证技术的机会，涵盖了从基础的UVM组件使用到UART接口的具体实现。通过这个项目，开发者不仅可以提升在SystemVerilog和UVM方面的技能，还能深入...
uvm_demo_v0.1_UVM——demo_DEMO_UVM_源码
10-04
总的来说，"uvm_demo_v0.1_UVM——demo_DEMO_UVM"是一个很好的学习UVM的起点。通过分析和运行这个示例，你可以深入理解UVM组件的工作原理，掌握如何构建和配置验证环境，以及如何使用UVM提供的工具进行调试。希望这...
UVM_Class_Reference_Manual_1.2.pdf
09-12
这些组件可以通过UVM的连接机制相互交互，如通过UVM channels（如uvm_analysis_port和uvm_sequence_port）进行数据传输。 手册中的“1.2 Class Reference”部分详细列出了每个UVM类的功能、属性和方法，这对于理解...
UVM的port和export
最新发布
m0_53462880的博客
01-30 710
用这个uvm_tlm_if_base # (T, T)类的句柄tif的目的如下，为了指向imp的实例，imp也是uvm_tlm_if_base # (T, T)的子类的子类。所以再回到uvm_analysis_port中来，就是调用每个和当前port相连的imp的write()函数，后面的imp的调用过程在imp的文章里面也解析过了。uvm_analysis_port也是参数化的类，有一个参数，使用时填的是传递的transaction类型，也是继承自uvm_port_base类。
UVM TLM通信简介
m0_61703043的博客
02-27 1188
UVM TLM通信简介
UVM-- 核心基类
创芯人--fly的博客
04-20 2894
本小节总结了UVM核心基类相关内容
UVM的各种port（六）
热门推荐
南国之邱
03-06 1万+
TLM:transaction Level Modeling UVM中常见的port： 前6个定义参数就是port中的数据流类型，而后3个定义中参数则表示（request-response）中发起请求时传输的数据类型和返回的数据类型。Export: 前6个定义参数就是port中的数据流类型，而后3个定义中参数则表示（request-response）中发起请求时传输的数据类型和返回
UVM世界观之五：核心基类（上）
TroubleMaker
08-21 8233
本文转自：http://www.eetop.cn/blog/html/28/1561828-2331498.html 在《类库地图》一节中，读者可以看到UVM世界中的类最初都是从一个uvm_void根类（root class）中得来的，而实际上这个类并没有一个成员变量和方法，它只是一个虚类（virtual class），还在等待将来继承与它的子类去开垦。在继承与uvm_void的子类中，有两类，...
UVM核心基类
qq_39794062的博客
02-20 1176
一、uvm_object类 UVM中的类最初都是从一个uvm_void根类(root class)继承而来的，而实际上这个类并没有成员变量和方法。 uvm_void只是一个虚类(virtual class)，还在等待将来继承于它的子类去开垦。在继承于uvm_void的子类中，有两个类，一个为uvm_object类，另一个为uvm_port_base类。 在UVM的类库地图中，除了事务接口(transaction interface)类继承于uvm_port_base，其他所有的类都是从uvm_object
UVM Tutorial for Candy Lovers – 20. TLM 1
TroubleMaker
02-23 271
UVM supports ports (TLM 1) and sockets (TLM 2) as transaction-level interfaces. This post will explain TLM 1.TLM 1 seems daunting as it has many ports, exports, and “imp”s, but once you understand th...
UVM知识点总结-UVM中的通信机制
juvenilexhq的博客
03-14 3057
UVM中的通信 TLM0 概述：TLM，事务级建模，transaction level是相对于DUT中各个模块之间的信号级别的通信来说的。 仅仅组件可以例化端口，transaction不能例化端口，因为transaction是继承与object.（1）put/get/peek;transport/master/slave（前三种是方法，还对应着try和can）（2）port/export/import （3）blocking/nonblocking port之间的连接：（1）这三种端口按照控制流..
UVM IMP拓展数组端口
Autum wind的博客
11-15 920
在《UVM实践》这本书中有提到，当我们使用IMP来实现端口数组的TLM通信时，会写很多冗长的代码。比如，有16个相似的端口要和scoreboard中的相应端口通信时，就必须在scoreboard中声明16个IMP端口，而且还要写16个write_xxx函数。如下： `uvm_analysis_imp_decl(_model_0) `uvm_analysis_imp_decl(_model_1) ...... `uvm_analysis_imp_decl(_model_15) class my_scorebo
uvm_seq_item_pull_port
07-27
uvm_seq_item_pull_port是UVM中的一个TLM端口，用于在Driver和Sequencer之间进行通信。它派生自uvm_seq_item_pull_export和uvm_seq_item_pull_imp，并定义了参数类型REQ和RSP。\[2\]通过seq_item_port的方法，Driver...
评论
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值