ie型lfsr_第9章 内建自测试.ppt

第9章 内建自测试

南京航空航天大学 111111 南京航空航天大学 例9.4 图9.12(b)表示了一个4输出电路，假定5个时刻的测试响应分别为R1={1000}、R2={0110}、R3={0101}、R4={0110}、R5={1110}，试求这些图形用Bellmac方法压缩后的特征符号。 第9章 内建自测试 解：4个输出端对应的序列分别为： M1={10001}、M2={01111} M3={01011}、M4={00100} 奇偶数据流M对应的多项式为M(x)=(x4+1)， 由特征多项式P(x)=(x4+x+1)相除后得到余数为r(x)=x，此即特征符号。 (1)在时刻t，对所有M做奇偶压缩； (2)经奇偶压缩后的数据，即，等效于单输入特征分析的输入数据流为：M=M1+M2+M3+M4={10001} 第9章 内建自测试 2. 并行特征分析/多输入特征寄存器 当逻辑电路具有M个并行输出时，对每一次输出可用M个单输入特征分析寄存器SISR元件计算单个的特征符号，这种方法成本高。 更有效的方法是使用并行特征分析PSA，也称多输入特征寄存器MISR，其原理如图9.13所示。 优点:节省芯片面积; 特征符号比较时间短;压缩结果与SSA之间存在等效性。 并行移位寄存器也有IE型和EE型两种方式。 并行特征分析的原理： 不同原始输出端的响应引入到LFSR的不同级，这样就把不同的响应Mi(x)分级接入特征分析器，等效于对SSA数据流 进行压缩。 第9章 内建自测试 例9.5 (P244) 对于图9.14(a)的4个并行输入5个时刻依次施加的测试响应为R1={1000}，R2={0110}，R3={0101}，R4={0110}和R5={1110}，求其SSA等效输入数据流。 解：图见p244， 并行输入数据流与串行输入数据流的等效关系如图9.14(b)所示，等效的SSA输入数据流为M=，也即 9.4 内建自测试的结构 伪随机测试图形生成和响应压缩(特征分析器)机理可用于片内测试及片外测试。 9.4.1 内建自测试 被测电路CUT； 测试生成电路ALFSR； 响应压缩电路MISR； 存储参考符号的ROM； 控制电路(确定电路是处于正常工作方式还是测试方式)。 第9章 内建自测试 典型的BIST是把伪随机测试与其他的可测性设计结构(扫描路径或边界扫描)结合起来。 内建自测试的结构如图所示。 测试方式时，LFSR对CUT施加测试图形，在原始输出观察电路的响应，MISR对此压缩，压缩后得到的特征符号与参考符号相比较。 南京航空航天大学 信息科学与技术学院 电子工程系 图9.16 自动内建自测试 第9章 内建自测试 9.4.2 自动测试 自动测试方法指将电路分为子电路来测试。 电路的分块通过添加的多路复用结构或路径敏化来完成，每一块电路可独立测试。 测试生成和压缩采用前述的LFSR和MISR，加粗线表示对模块1的测试。 如果采用的多路复用器过多，则应该采用敏化方法。 给定电路内建自测试的效率与所选的MISR、LFSR的长度和ALFSR的结构有关。内建自测试对组合逻辑电路有高的故障覆盖率。 第9章 内建自测试 9.4.3 循环内建自测试——基于寄存器的测试 自测试移位寄存器(STSR1~STSR5)是循环自测试路径的一部分。 所有STSR连接所形成的MISR的特征多项式为1+xm，m是链路上存储单元的个数，经过若干时钟后特征符号从MISR中移出。 测试过程如下： (1)初始化 所有寄存器置于已知状态。 (2)测试被测电路 电路处于测试方式，不在自测试路径上的寄存器SR正常工作，循环测试路径上的STSR既作为LFSR，又作为MISR。 (3)响应分析 电路仍处于测试方式，来自一个或多个STSR的序列与理想响应值(或参考符号)相比较。 南京航空航天大学 信息科学与技术学院 电子工程系 第9章 内建自测试 电路中的STSR以及不用于测试的寄存器SR内部结构如下： 9.4.4 内建逻辑块观测器 BIST电路加入不同的LFSR元件分别完成测试生成及特征符号分析，增加了电路的复杂性及成本。