dac生成信号频率取决于_DAC产生直流电压或任意波形

大量设备都使用数/模转换器(DAC)来实现各种各样的功能。高精度、电压输出DAC的常见应用有仪器仪表、自动测试以及测试/测量设备。在这些应用中，DAC产生直流电压或任意波形。

对于这些电路，使用电压输出DAC进行设计的最具挑战的部分就是真实了解这种怪兽在其规定精度范围之内到底能够跑多快。如果某款设备的时钟频率为50MHz，那么就电压输出更新速度来说，这意味着什么？或者，除了知道时钟频率之外，还需要更多信息吗？

电压输出DAC采用FIFO方式，也就是先进先出(图1)。通常情况下，用户将DAC的输入数字数据(DIN)装载到DAC内部串行输入寄存器，而将之前的数据编码锁存到N位DAC。

图1. 高精度、电压输出DAC的通用方框图

LDAC(装载DAC)引脚为高电平时，串行数据流与SCLK(串行时钟)配合，装载DAC的串行输入寄存器(图2)。输入寄存器填满之后，LDAC低电平则将串行输入寄存器装载到N位数据锁存器。LDAC再次变为高电平，模拟输出电压通过OUT引脚输出并稳定到最终值。在建立时间期间，串行输入寄存器接收下一个编码。

图2. 高精度、电压输出DAC的通用时序图

理想情况下，DAC的理论吞吐速度等于SCLK/N，其中SCLK为外部时钟速率，N为DAC的位数。例如，对于16位DAC，最大时钟速率为50MHz，吞吐率为50MHz/16，即3.125MHz。

这是很了不起的DAC吞吐率！然而，这是非常不现实的，特别是如果您将模拟输出电压设置为满幅或满摆幅输出。在这种情况下，您需要时间使输出稳定到其满幅值。

建立时间决定一切

所以，我们还是回到现实吧。高精度应