由于拥有较高的分辨率和采样率,SAR型ADC一直被众多工业和汽车客户所亲睐。但是SAR型ADC由于其特殊的特性,所以对外围电路也相应的提出很多“特殊需求”。
首先就是抗混叠电路的需求。例如当电路中的SAR型ADC采样率为fs时,根据香浓采样定律,输入信号的频率需要小于fs/2,频率超过fs/2的信号将会通过混叠效应“混入”有用信号频带中,并且无法区分。因此,为了避免混叠的问题,绝大部分SAR型ADC电路需要在前端设计专用的多阶有源滤波器,滤掉频率超过fs/2的信号。(注:Σ-Δ型ADC理论上也需要抗混叠滤波器,但是由于其过采样特性及内部数字滤波器的带外衰减特性,其对抗混叠滤波器的设计要求要低很多,多数情况下一阶RC电路能够满足抗混叠需求。)
其次是模拟输入与基准输入的驱动问题。不同于大学课本上讲到的,现在市面上流行的大部分SAR型ADC不再是通过分压电阻网络来实现电压的逐次逼近,由于CMOS工艺的普及,取而代之的是通过内部电容网络实现电荷的逐次逼近,这样无论是ADC的信号输入端还是基准输入端,都是通过一个电容采样,这个电容一般为几个皮法到几十个皮法。这样带来的两个新的问题就是:1,我们能否在采样的短暂时间内将这个电容完全充满;2,这个电容在采样瞬间是否会把我们信号瞬态拉低。(具体的SAR ADC驱动设计请参考SLAA571A:Design Challenges and Improvement Techniques for SAR ADC Driver Circuit)。糟糕的驱动设计会导致无论是输入信号,还是基准信号都会被瞬态拉低,并且造成采样误差,如下图所示: