stm32cubeide 芯片寄存器_一款芯片产品从构想到完成是怎样的过程?

本文来源于知乎,已获作者授权,谢谢。

作者:温戈

链接:

一颗芯片从无到有,从有需求到最终应用,经历的是一个漫长的过程,作为人类科技巅峰之一的芯片,凝聚了人们的智慧,而芯片产业链也是极其复杂的,在此,我大致把它归为四个部分( 市场需求--芯片设计--芯片制造--测试封装),然后再一一的做详细介绍。

b92bc5cbc4c00187ad59771b33a14210.png

市场需求

这个无需多讲,目前芯片应用已经渗透到我们生活的方方面面,早晨上班骑的共享单车,到公司刷的IC卡,工作时偷偷地打游戏,手机卡了还要换更快的手机,可以说IC的市场需求一直都在。

484eb57fcdc5f5af47e44eed5ce2638a.png

芯片设计

芯片设计又可以分为两部分, 芯片前端设计芯片后端设计,整体流程如下图:

8a26a8f5a82d17a78f9d3f108c8508ff.png

芯片前端设计

前端设计也就是从输入需求到输出网表的过程:主要分为以下六个步骤:

  1. RTL设计
  2. 验证
  3. 静态时序分析
  4. 覆盖率
  5. ASIC逻辑综合

时序分析和验证时出现的错误可能需要反复重做前面几步才能解决,是一个多次迭代优化的过程。

下面我来仔细介绍一下这六个步骤。

1、RTL设计

在设计之前我们先要确定芯片的工艺,比如是选择TSMC还是SMIC,是7nm,还是5nm,而工艺的选择也是受很多因素的制约(如下图),而芯片工艺的选择,就是对这些因素的权衡。

d056d943cb87af0c326704f1123597ef.png

IC设计的第一步就是制定Spec,这个步骤就像是在设计建筑前,要先画好图纸一样,在确定好所有的功能之后在进行设计,这样才不用再花额外的时间进行后续修改。IC 设计也需要经过类似的步骤,才能确保设计出来的芯片不会有任何差错。

3b1ce5c6329a9eb4540c362feaf2ce0c.png

由文档来写RTL

而用RTL实现的各种功能模块,来组成一个实现具体功能的IP,SOC芯片最终由SOC integration工程师把各个IP集成到一起。

IP又分为模拟IP和数字IP,大概可以做如下的分类:

a321c80bfa775707d839bc9635f27415.png

在芯片功能设计完备后,我们还要做可测性设计DFT(Design For Test)。

关于DFT的具体介绍,请直达以下两个传送门:

芯片设计中,DFT岗位是什么体验?

a5fda86878eabbdd24af69b5006e92b3.png

31e5dadd474219cb9539652b485e0fae.png

RTL设计最后要做的就是代码的设计规则检查。

通过lint, Spyglass等工具,针对电路进行设计规则检查,包括代码编写风格,DFT,命名规则和电路综合相关规则等。

2、验证

验证是保证芯片功能正确性和完整性最重要的一环。验证的工作量也是占整个芯片开发周期的50%-70%,相应的,验证工程师与设计工程师的数量大概在2-3:1。

从验证的层次可以分位:模块级验证,子系统级验证和系统级验证。

从验证的途径可以分为:模拟(simulation),仿真和形式验证(formality check)。

2695d96938a65745d0a9385791de1d69.png

3、静态时序分析(STA)

静态时序分析是套用特定的时序模型(timing model),针对特定电路,分析其是否违反designer给定的时序限制(timing constraint)。

目前主流的STA工具是synopsys的Prime Time。

e9e2da9cc5dc8cc961be498f629409cc.png

时序分析流程图

静态时序分析的作用:

  1. 确定芯片最高工作频率

通过时序分析可以控制工程的综合、映射、布局布线等环节,减少延迟,从而尽可能提高工作频率。

2. 检查时序约束是否满足

可以通过时序分析来查看目标模块是否满足约束,如不满足,可以定位到不满足约束的部分,并给出具体原因,进一步修改程序直至满足要求。

3. 分析时钟质量

时钟存在抖动、偏移、占空比失真等不可避免的缺陷。通过时序分析可以验证其对目标模块的影响。

4、覆盖率

覆盖率作为一种判断验证充分性的手段,已成为验证工作的主导。

从目标上,可以把覆盖率分为两类:

作用:检查代码是否冗余,设计要点是否遍历完全。

检查对象:RTL代码

作用:检查功能是否遍历

检查对象:自定义的container

在设计完成时,要进行代码覆盖率充分性的sign-off, 对于覆盖率未达到100%的情况,要给出合理的解释,保证不影响芯片的工能。

5、ASIC综合

逻辑综合的结果就是把设计实现的RTL代码翻译成门级网表(netlist)的过程。

在做综合时要设定约束条件,如电路面积、时序要求等目标参数。

工具:synopsys的Design compiler, 综合后把网表交给后端。

至此我们前端的工作就结束啦,看到这里我先给各位看官个赞!

芯片后端设计

后端设计也就是从输入网表到输出GDSII文件的过程:主要分为以下六个步骤:

  1. 逻辑综合
  2. 形式验证
  3. 时钟数综合
  4. 物理实现
  5. 时钟树综合-CTS
  6. 寄生参数提取
  7. 版图物理验证

1.逻辑综合

在前端最后一步已经讲过了,在此不做赘述。

2. 形式验证

  • 验证芯片功能的一致性
  • 不验证电路本身的正确性
  • 每次电路改变后都需验证

形式验证的意义在于保障芯片设计的一致性,一般在逻辑综合,布局布线完成后必须做。

工具:synopsys Formality

4. 物理实现

物理实现可以分为三个部分:

布局规划 floor plan

布局 place

布线 route

1、布图规划floor plan

布图规划是整个后端流程中作重要的一步,但也是弹性最大的一步。因为没有标准的最佳方案,但又有很多细节需要考量。

布局布线的目标:优化芯片的面积,时序收敛,稳定,方便走线。

工具:IC compiler,Encounter

布图规划完成效果图:

72851eaddc9884d2777c9041c8658976.png

2、布局

布局即摆放标准单元,I/O pad,宏单元来实现个电路逻辑。

布局目标:利用率越高越好,总线长越短越好,时序越快越好。

但利用率越高,布线就越困难;总线长越长,时序就越慢。因此要做到以上三个参数的最佳平衡。

布局完成效果图:

ed60b08ddd68bad21c593419c437e38c.png

3、布线

布线是指在满足工艺规则和布线层数限制、线宽、线间距限制和各线网可靠绝缘的电性能约束条件下,根据电路的连接关系,将各单元和I/O pad用互连线连接起来。

090b330139b75ae21c285af3f67aaed7.png

5.时钟树综合——CTS

Clock Tree Synthesis,时钟树综合,简单点说就是时钟的布线。

由于时钟信号在数字芯片的全局指挥作用,它的分布应该是对称式的连到各个寄存器单元,从而使时钟从同一个时钟源到达各个寄存器时,时钟延迟差异最小。这也是为什么时钟信号需要单独布线的原因。

618667168a8179b573af56e570f3a20a.png

6. 寄生参数提取

由于导线本身存在的电阻,相邻导线之间的互感,耦合电容在芯片内部会产生信号噪声,串扰和反射。这些效应会产生信号完整性问题,导致信号电压波动和变化,如果严重就会导致信号失真错误。提取寄生参数进行再次的分析验证,分析信号完整性问题是非常重要的。

工具Synopsys的Star-RCXT

7.版图物理验证

这一环节是对完成布线的物理版图进行功能和时序上的验证,大概包含以下方面:

LVS(Layout Vs Schematic)验证:简单说,就是版图与逻辑综合后的门级电路图的对比验证;

DRC(Design Rule Checking):设计规则检查,检查连线间距,连线宽度等是否满足工艺要求;

ERC(Electrical Rule Checking):电气规则检查,检查短路和开路等电气规则违例;

实际的后端流程还包括电路功耗分析,以及随着制造工艺不断进步产生的DFM(可制造性设计)问题等。

物理版图以GDSII的文件格式交给芯片代工厂(称为Foundry)在晶圆硅片上做出实际的电路。

关于半导体制造可以参阅:

晶圆代工争霸战四部曲(了解各晶圆厂的前世今生) 半导体科普:IC芯片设计及生产流程 从沙子到芯片,看看CPU是如何制造出来的

08521b1f7e9516d4235f97de2f4aac9a.png

GDSII效果版图

最后进行封装和测试,就得到了我们实际看见的芯片。

dbc07d8a5c299f5d6a5efe5b1db68afd.png

关于封装可参阅:

  1. IC封装工艺简介
  2. 非常详细的封装流程介绍
  3. 集成电路Bonding的知识

芯片设计的流程是纷繁复杂的,从设计到流片耗时长(一年甚至更久),流片成本高,一旦发现问题还要迭代之前的某些过程。

评论
添加红包

请填写红包祝福语或标题

红包个数最小为10个

红包金额最低5元

当前余额3.43前往充值 >
需支付:10.00
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明:

1.余额是钱包充值的虚拟货币,按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载,可以购买VIP、付费专栏及课程。

余额充值