jtag的emu0与emu1_JTAG原理及调试遇到的问题

今天上午同学告诉我板卡JTAG一直连不上,出现的一个之前没有见过的错误,必须要找问题,正好把JTAG好好学一遍。自己实验室是采用那种简单的方式,一个板卡一个JTAG头,并且板卡CPU与JTAG头的距离也在6英寸内,所以不会有多连接与缓冲器的问题。

JTAG target devices support

emulation through a dedicated emulation port.This port is a

superset of the IEEE 1149.1

standard and is accessed by the emulator. To communicate

with the emulator, your target system must have a 14-pin header (two rows of seven pins) with

the connections that are shown in Figure 1–1. Table 1–1 describes

the emulation signals.

Figure 1–1.

14-Pin Header Signals and Header Dimensions

Table 1–1.14-Pin Header Signal

Descriptions

JTAG Emulator Cable Pod

Logic

Figure 1–2 shows a portion of the emulator cable pod. These

are the functional features of the pod:

Signals TDO and TCK_RET can be parallel-terminated inside

the pod if required by the application. By default, these signals

are not terminated.

Signal TCK is driven with a 74LVT240 device. Because of the

high-current drive (32 mA IOL/IOH), this signal can be

parallel-terminated. If TCK is tied to TCK_RET, then you can use

the parallel terminator in the pod.

Signals TMS and TDI can be generated from the falling edge

of TCK_RET,according to the IEEE 1149.1 bus slave device timing

rules.

Signals TMS and TDI are series-terminated to reduce signal

reflections.A 10.368-MHz test clock source is provided. You may

also provide your own test clock for greater

flexibility.

Figure 1–2. JTAG Emulator Cable Pod

Interface

遇到的问题:

Can\'t Initialize Target CPU:

Error

0x80000240/1031Fatal Error during:

initialion,OCS

Device driver: Problem with the Emulation Control

It is recommended to reset Emulator This will disconnect each

target from the Emulator. The target should then be power cycled or

hand reset followed by an emureset and reconnet to each

target.

这类错误之前第一次遇见,给出的信息太少,只知道仿真器控制部分有问题;按照建议用SEED提供的仿真器复位软件复位后还是出现同样的问题。把仿真器驱动卸了重装还是出现这样的问题,不得不让我怀疑是不是仿真器坏了,替换仿真器也出现一样的效果,把原来的仿真器用在另外一个板子上面一切正常,甚至怀疑是那电脑里面CCS软件出问题了。

最后发现是因为板卡里面烧入了程序,TMS拉低之后,很快又给拉高了,使得板子停在目标板模式。

解决方法:在CCS出现错误图标之后,复位板子,同时按下retry键,这个貌似也是避开板子自启的某个过程,某个阶段不再拉高TMS。

但是现在依然不知道什么原因,因为这次只给板卡烧了一个简单的BIOS程序,之前也烧过其他的程序,烧其他的程序之后还是能进入仿真环境CCS。

  • 1
    点赞
  • 2
    收藏
    觉得还不错? 一键收藏
  • 0
    评论
4 JTAG KeystoneⅠ上的JTAG接口用于和测试仿真系统通信,尽管JTAG对于系统运行不是必须的,但是强烈推荐所有设计上都使用JTAG接口。 4.1 JTAG/Emulation JTAG/Emulation相关的文档: Emulation and Trace Headers Technical Reference Manual (SPRU655) (but note differences defined below) Boundary Scan Test Specification (IEEE-1149.1) AC Coupled Net Test Specification (IEEE-1149.6) Clocking Design Guide for KeyStone Devices Application Report (SPRABI4) 4.1.1 JTAG/Emulation的配置 IEEE1149.1-1990标准,IEEE标准测试访问端口和边界扫描结构(JTAG)接口可以用于边界扫描和仿真。 边界扫描的实现和IEEE-1149.1以及IEEE1149.6(用于SerDes端口)。不管器件是什么样的配置,边界扫描都可以使用。 作为仿真接口,JTAG端口可以用于多种模式: 标准仿真模式:只需要5个标准JTAG信号【TCK,TDI,TD0,TMS,TRST】 HS-RTDX仿真模式:需要5个标准JTAG信号,加上EMU0 和/或 EMU1。在这种模式下,EMU0 和/或 EMU1在这种模式下是双向的。 Trace port:trace port支持实时复制特定的内部数据。Trace port使用EMU[18:00]引脚来输出trace数据,但是,使用的引脚数是可以配置的。 不管器件是什么样的配置,仿真功能都可以使用。 任何未使用的仿真信号可以悬空。 4.1.2 JTAG/Emulation 的系统实现 对于大多数的系统层次的实现细节,查看Emulation and Trace Headers Technical Reference Manual (SPRU655),不过KeystoneⅠ器件的实现和该文档中说明的有所不同。 尽管上述文档暗示了3.3V的信号,不过只要TVD源是1.8V的,1.8V的信号也是支持的。 【TVD全称Target Voltage Detect,对应于14针的JTAG的第5个引脚,较新的仿真器硬件可以调整电压以匹配目标器件的电压。所以对于6678,这个引脚接1.8V,给较新的仿真器来检测。】 对于未使用trace特性的单个器件的连接,可以使用标准14引脚的连接器以及非缓冲的连接【评估板上没有使用缓冲,但是没有14引脚连接器】。如果使用了trace特性(需要60引脚的仿真器连接),5个标准JTAG信号需要被缓冲并且TCLK和RTCLK需要被分别缓冲。建议在TCLK上接上并联交流终端匹配。EMU0和EMU1不能被缓冲,因为在HS-RTDX模式下,它们是双向信号。 对于有多个DSP而没有使用trace分析特性的系统,JTAG信号需要如上述一样被缓冲,但是可以使用14引脚连接。
### 回答1: JTAG(Joint Test Action Group)调试是一种常见的硬件调试技术,可以帮助我们对FPGA(Field-Programmable Gate Array)进行调试和测试。PYNQ-Z1是一块基于Zynq-7000系列 SoC 的FPGA开发板,具有强大的运算性能和丰富的外设接口。在进行该板子的开发和调试时,JTAG调试技术也是不可或缺的。 首先,我们需要准备好JTAG调试工具,如Xilinx提供的Vivado软件。然后,将PYNQ-Z1与PC连接,并通过JTAG端口将PC和PYNQ-Z1进行连接。此时,我们可以在Vivado软件中识别PYNQ-Z1,并对其进行配置和调试。 在调试PYNQ-Z1时,我们可以通过JTAG实现以下功能: 1.下载程序到PYNQ-Z1 我们可以将实现的程序下载到PYNQ-Z1中进行测试。通过JTAG调试工具,我们可以将程序下载到PYNQ-Z1中,并在设备上执行测试。 2.查看硬件状态 通过JTAG调试工具,我们可以获取PYNQ-Z1的各种硬件状态,包括CPU寄存器值、内存状态、外设状态等。这些状态数据可以帮助我们排查硬件错误和优化程序性能。 3.调试硬件错误 JTAG调试技术可以帮助我们快速地定位硬件错误,并修改程序代码。通过JTAG调试工具,我们可以对PYNQ-Z1进行单步调试、断点调试、复位等操作,以定位和修复硬件错误。 总之,JTAG调试技术是一种强大的硬件调试技术,对于PYNQ-Z1的开发和调试具有重要意义。通过JTAG调试技术,我们可以快速地定位并修复硬件错误,提高开发效率和调试成功率。 ### 回答2: PYNQ-Z1是一款面向Zynq-7000系列SoC的开发板,用于FPGA开发和嵌入式系统设计。在FPGA设计完成后,通常需要进行硬件调试和验证,这时候就需要使用JTAG调试工具。在PYNQ-Z1上,使用JTAG调试可以通过USB接口和与开发板上的FTDI芯片连接实现。 要使用JTAG调试pynq-z1,首先需要一个JTAG调试工具和调试软件。常用的JTAG调试工具有Lauterbach Trace32等,常用的调试软件有Xilinx iMPACT、Xilinx Vivado等。然后需要将工具和调试软件与PYNQ-Z1连接,具体连接方式可参照PYNQ-Z1官方文档中的电路图。连接完成后,可以使用调试软件对FPGA进行各种调试,包括时序分析、波形查看、信号跟踪等。 需要注意的是,在使用JTAG调试时要注意调试时钟和FPGA的时钟同步问题,以避免时序问题和相关的调试问题。如果对调试不熟悉,建议先阅读相关的资料和文档,或请教经验丰富的工程师,并在操作之前备份好FPGA的原始数据以免操作失误导致数据丢失。 总之,通过JTAG调试可以有效地提高FPGA调试和验证的效率和准确性,是FPGA开发和嵌入式系统开发必不可少的工具之一。 ### 回答3: JTAG是一种用于嵌入式系统调试和编程的技术,它允许直接访问硬件,在PYNQ-Z1上,JTAG调试可以帮助开发者进行软件和硬件的调试和编程。 首先需要准备一些工具,如JTAG调试器和调试软件,具体可以使用Xilinx提供的Vivado软件。接着,需要设置PYNQ-Z1的开发板,确保板子上有JTAG端口,并且将调试器正确连接到板子上。 连好之后,我们就可以开始利用调试软件进行调试了。在Vivado软件中,首先要检查板子上的JTAG连接,然后设置debug模式,并选择需要调试的FPGA芯片。进入调试后,可以进行单步调试,监视板子的状态和寄存器信息,帮助我们定位和解决各种问题。 以上是JTAG调试PYNQ Z1的基本过程。需要注意的是,在调试过程中,如果芯片未被正确配置或烧录,可能会出现各种问题,因此在开始调试之前,务必进行一些基本的设置和检查,以确保调试的顺利进行。

“相关推荐”对你有帮助么?

  • 非常没帮助
  • 没帮助
  • 一般
  • 有帮助
  • 非常有帮助
提交
评论
添加红包

请填写红包祝福语或标题

红包个数最小为10个

红包金额最低5元

当前余额3.43前往充值 >
需支付:10.00
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明:

1.余额是钱包充值的虚拟货币,按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载,可以购买VIP、付费专栏及课程。

余额充值