今天给大侠带来FPGA Xilinx Zynq 系列第三十二篇,开启十九章, 带来 AXI 接口等相关内容,本篇内容目录简介如下:
19. AXI 接口
19.1 AXI 开发
19.2 各种 AXI 4
19.3 AXI 架构
19.3.1 地址通道
19.3.2 读数据通道
19.3.3 写数据通道
19.3.4 写响应通道 l
19.4 应用实例
19.5 AXI 会话
19.5.1 AXI 写批量会话
19.5.2 AXI 读批量会话
19.6 在 Xilinx 工具流中的 AXI
19.7 本章小结
19.8 参考文献
本系列分享来源于《The Zynq Book》,Louise H. Crockett, Ross A. Elliot,Martin A. Enderwitz, Robert W. Stewart. L. H. Crockett, R. A. Elliot, M. A. Enderwitz and R. W. Stewart, The Zynq Book: Embedded Processing with the ARM Cortex-A9 on the Xilinx Zynq-7000 All Programmable SoC, First Edition, Strathclyde Academic Media, 2016。
每日学习十分钟,量变到质变,欢迎各位大侠进群一起交流,欢迎加入FPGA专业技术交流群、知识星球!(交流群QQ、微信双向选择),话不多说,上货。
AXI 接口
本章介绍在 Zynq 系统中以 IP 方式使用的 AMBA AXI 协议。我们会讨论 AXI4 协 议所提供的各种接口,包括这些协议在操作上的差异,以及哪种应用最适合哪个协议。最后还介绍了如何在 Xilinx Vivado IP Integrator 中实现 AXI 支持的 IP。
19.1 AXI 开发
AXI 是 ARM AMBA 单片机总线系列中的一个协议。AMBA 协议是一个开放的片内互 联规范标准,能在多主机设计中实现许多控制器和外围设备之间的连接和管理。AXI和 AMBA 系列其他协议一样是计划用于高性能、高主频的系统设计的。AXI 协议是被优化用于通过使用 Xilinx 进行的相应的开发来做 FPGA 实现,它被用作 FPGA 设计的IP 核之间的一种通信方式。
AXI 协议特别体现了以下的关键特性 [1]:
- 地址 / 控制阶段和数据阶段是分开的
- 用字节闸来实现了非对齐数据的传输
- 只需发布起始地址就能做批量数据传输
- 数据的读写通道是分离的,可以用来实现低成本的直接存储访问 (DirectMemory Access,DMA)
- 可以指定多个需要处理的地址
- 通信会话可以乱序完成
- 为了实现时序收敛,可以方便地加入寄存器级