三态门有一个信号控制端en_《数字电路与逻辑设计》实验指导书实验三三态门实验数字电路实验.ppt...

《数字电路与逻辑设计》实验指导书实验三三态门实验数字电路实验.ppt

一、实验目的 l. 掌握三态门的逻辑功能和使用方法。 二、实验所用器件和仪表 1. 二输入四与非门 74LS00 1片 三、实验基本原理 TTL三态输出门是一种特殊的门电路，它与普通的TTL门电路结构不同，它的输出端除了通常的高电平、低电平两种状态外(这两种状态均为低阻状态)，还有第三种输出状态——高阻状态，处于高阻状态时，电路与负载之间相当于开路。 图3.1(b)为74LS125引脚排列。表3.1为功能表。 三态电路主要用途之一是实现总线传输，即用一个传输通道(称总线)，以选通方式传送多路信息。图3.2所示，电路中把若干个三态TTL电路输出端直接连接在一起构成三态门总线，使用时，要求只有需要传输信息的三态控制端处于使能态(EN＝0)其余各门皆处于禁止状态(EN＝1)。由于三态门输出电路结构与普通TTL电路相同，显然，若同时有两个或两个以上三态门的控制端处于使能态，将出现与普通TTL 门“线与”运用时同样的问题，因而是绝对不允许的。 表3.1 四、实验内容 1. 74LS125三态门的输出负载为74LS00一个与非门输入端。74LS00同一个与非门的另一个输入端接低电平，测试74LS125三态门三态输出、高电平输出、低电平输出的电压值。同时测试74LS125三态输出时74LS00输出值。 2. 74LS125三态门的输出负载为74LS00一个与非门输入端。74LS00同一个与非门的另一个输入端接高电平，测试74LS125三态门三态输出、高电平输出、低电平输出的电压值。同时测试74LS125三态输出时74LS00输出值。 3.用74LS125两个三态门输出构成一条总线。使两个控制端一个为低电平，另一个为高电平。一个三态门的输入接1MHz信号，另一个三态门的输入接500KHz信号。用示波器观察三态门的输出。 五、实验提示 1.三态门74LS125的控制端EN为低电平有效。 六、实验接线图和实验结果 1.实验内容1和2接线图 2.当74LSOO引脚2为低电平时，测试74LS125引脚 3和74LSOO引脚3，结果如下： 三态门输出高电平 4.09V 3.当74LS00引脚2为高电平时，测试74LS125引脚3和74LS00引脚3，结果如下： 三态门输出高电平 4.09V 4.用三态门构成总线接线图 用三态门74LS125构成总线时，只要将三态门输出并联即可，在任何时刻，构成总线的三态门中只允许一个控制端为低电平，其余控制端应为高电平。图3.4中，K1、K2是电平开关输出。当K1为高电平、K2为低电平时，OUTPUT输出500KHz；当K2为高电平、K1为低电平时，OUTPUT输出1MHz。 七、实验预习要求 理解三态门的概念，复习课本中相关内容。 九、思考题 1. 三态门构成总线时，能否在某一时刻有两个控制端同时为低电平？ 《数字电路与逻辑设计》实验指导书 实验三 三态门实验 数字电路实验 2. 掌握用三态门构成总线的特点和方法。 3. 初步学会用示波器测量简单的数字波形。 2. 三态输出的四总线缓冲门 74LS125 1片 3. 万用表 1块 4. 示波器 1台 三态输出门按逻辑功能及控制方式来分有各种不同类型，本实验所用三态门的型号是74LS125三态输出四总线缓冲器，图3.1(a)是三态输出四总线缓冲器的逻辑符号，它有一个控制端(又称禁止端或使能端)EN，EN＝0为正常工作状态，实现Y＝A的逻辑功能；EN＝1为禁止状态，输出Y呈现高阻状态。这种在控制端加低电平时电路才能正常工作的工作方式称为低电平使能。 (a) (b) 图3.1 74LS125三态四总线缓冲器逻辑符号及引脚排列 1 高阻态 0 1 1 1 0 0 0 Y A 输 出 输 入 图3.2 三态输出门实现总线传输 2.用实验台的电平开关输出作为被测器件的输入。拨动开关，则改变器件的输入电平。 图3.3是实验内容1和2接线图，图中K1、K2和K3是电平开关输出，电压表指示电压测量点。拨动电平开关K3、K2、K1，则改变74LS00一个与非门输入端、74LS125三态门控制端、三态门输入端的电平。 图3.3 实验1和实验2接线图 三态门输出低电平 0.12V 三态门三态输出 0.38V 74LS00引脚3输出