本文深入探讨了数字电路中的三态逻辑，解释了高阻态的概念，并通过实例展示了三态门如何在数据总线中允许多个设备共享同一线路。通过对三态逻辑的解析，读者将更好地理解现代电子系统中的信号控制和数据传输机制。
对于各种器件的输出引脚，讲到三态，高电平输出、低电平输出、及高阻态。其中的高阻。基本上有硬件常识的人都清楚其作用主要有：节电、将该引脚电流效果上断开，避免其对系统上其它电路的不良影响。
然而对于输入引脚也有引脚，好多人都不理解，并认为没有必要。其实输入引脚，在我们的系统中非常常见，比如各种RAM芯片的引脚，输入时，如果\CS为高电平，则大多处于高阻状态。FPGA设计的书上或是各大牛人也通常会告诫我们，不用的引脚一定要设为高阻态。
除共同的节电作用外。高阻态引脚，输出高阻态你可以看着避免对别人产生影响。而输入高阻态状态，既避免对别人产生影响，还避免了受到别人的影响。
在ＣＰＵ上的高阻态无流引脚，还可以做特殊的测量之用，如本站贴子“ 如何使单个LED同时具备光发射和检测功能”
然而对于输入引脚也有引脚，好多人都不理解，并认为没有必要。其实输入引脚，在我们的系统中非常常见，比如各种RAM芯片的引脚，输入时，如果\CS为高电平，则大多处于高阻状态。FPGA设计的书上或是各大牛人也通常会告诫我们，不用的引脚一定要设为高阻态。
除共同的节电作用外。高阻态引脚，输出高阻态你可以看着避免对别人产生影响。而输入高阻态状态，既避免对别人产生影响，还避免了受到别人的影响。
在ＣＰＵ上的高阻态无流引脚，还可以做特殊的测量之用，如本站贴子“ 如何使单个LED同时具备光发射和检测功能”
|
|
|
最低0.47元/天 解锁文章
扫一扫
950
被折叠的 条评论
为什么被折叠?
到【灌水乐园】发言
