fpga的jtag接口扫不到器件_FPGA相关知识点9——JTAG接口的教训

简介:

JTAG(Joint Test Action Group,联合测试工作组)是一种国际标准测试协议,主要用于芯片内部测试。标准的JTAG接口是4线:TMS、TCK、TDI、TDO,分别为模式选择、时钟、数据输入和数据输出线。

功能:

1.下载器,即下载软件到FLASH里。

2. DEBUG,在线进行调试。可以边运行观察硬件的信息,如查看内存。

3. 边界扫描,可以访问芯片内部的信号逻辑状态,还有芯片引脚的状态等等。

详解:

具有JTAG口的芯片都有如下JTAG引脚定义:

TCK——测试时钟输入;

TDI——测试数据输入,数据通过TDI输入JTAG口;

TDO——测试数据输出,数据通过TDO从JTAG口输出;

TMS——测试模式选择,TMS用来设置JTAG口处于某种特定的测试模式。

可选引脚TRST——测试复位,输入引脚,低电平有效。

图片来源: https://blog.csdn.net/beetleinv/article/details/86372466

个人心得(血的教训):

请注意不要随意带电插拔你的JTAG下载接口!否则会损坏FPGA芯片的JTAG口信号管脚!

在排除了下载线的问题后,还是不能访问FPGA的JTAG口,那么很有可能你的FPGA芯片的JTAG口已经损坏。此时请用万用表检查TCK,TMS,TDO和Tdi是否和GND短路,如果任何一个信号对地短路则表示JTAG信号管脚已经损坏。

板子不便宜,请大家珍惜自己的开发工具,谢谢。

感谢各位的观看,我是Rongye,下期再见。

  • 0
    点赞
  • 8
    收藏
    觉得还不错? 一键收藏
  • 0
    评论
评论
添加红包

请填写红包祝福语或标题

红包个数最小为10个

红包金额最低5元

当前余额3.43前往充值 >
需支付:10.00
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明:

1.余额是钱包充值的虚拟货币,按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载,可以购买VIP、付费专栏及课程。

余额充值