fpga挂一片ddr2_FPGA的外部存储器接口DDR2(7)_CYCLONE IV与DDR2相关的引脚

ALTERA公司的CYCLONE V 已经发布，样片已经有了，接下来就会量产，明年就会出现基于CYCON V的开发板。自己关注这个芯片已经有些日子了，现在的资料虽然不是很多，但也正好提前了解一下这个芯片。

CYCLONE V 虽然离我们还远一些，但CYCLONE IV早已经量产了，新的设计完全可以考虑用这个芯片。最近手里在设计两款基于EP4CE15F的开发板，都是关于USB方面的，正好可以验证CYCLONE IV的设计。先说一下FPGA(这里指第四代 CYCLONE IV)与DDR2相关的需要注意的一些问题。

FPGA与外部存储器相关的设计，ALTERA有专门的论述，在其网站上可以找到，https://www.altera.com.cn/literature/lit-external-memory-interface.jsp  。不过，ALTERA提供的与外部存储器相关的资料太多，太繁杂，往往让人摸不到头脑。如果没有半年或者是一年的时间，根本无法去真正设计一块电路板。这里从引脚锁定开始，详述一下DDR2与FPGA相关的设计。

先说一下FPGA的封装，我选择的是BGA封装的EP4CE30，在整个CYCLONE IV中的位置如下：

EP4CE30有足够的资料去支持DDR2，我选择的DDR2是16位宽的，下表是EP4CE30 每个边(SIDE)所支持的DDR2的数量。可以看到，每个边支持2个16位数据宽度的DDR2，这样，一片FPGA共四个边，共支持8个DDR2，对一般的应用是足够的了。