关于FPGA在环测试功能一直是被我忽视的一点,幸得坛友提供资料,使得能够完善在环测试功能,关于在环测试实现将在MBDCORE的手册中更新。有兴趣关于FPGA在环测试功能一直是被我忽视的一点,幸得坛友 2980518171 提供资料,使得能够完善在环测试功能,关于在环测试实现将在MBDCORE的手册中更新。有兴趣的MBD爱好者可以看一下原帖是怎么写的https://www.cnblogs.com/logic3/p/5616544.html,当然我在matlab2018b上尝试,过程都走正确了,但是最后没有波形输出,所以我就直接放弃了,开始用自己的模型来进行测试。在环测试有俩种方式,一种是测试手写的HDL代码,一种是测试已经搭建好的simulink模型(可以直接生成RTL代码,无需手写)。的MBD爱好者可以看一下原帖是怎么写的https://www.cnblogs.com/logic3/p/5616544.html,当然我在matlab2018b上尝试,过程都走正确了,但是最后没有波形输出,所以我就直接放弃了,开始用自己的模型来进行测试。在环测试有俩种方式,一种是测试手写的HDL代码,一种是测试已经搭建好的simulink模型(可以直接生成RTL代码,无需手写)。
1564497368(1).png (30.63 KB, 下载次数: 3)
2019-7-30 22:39 上传
想要测试PWM模型是否正确,进行了FPGA-in-the-Loop测试。
阿里旺旺图片20190730225449.jpg (38.36 KB, 下载次数: 3)
2019-7-30 22:57 上传
智能化程度已经超越我的认知了,太方便了,完全不需要进行任何的修改,就可以进行运行,会自动的对比出FPGA运行结果以及SImulink的运行结果,如果出现错误会直接报错。
确实太逆天了!!!
阿里旺旺图片20190730225616.jpg (30.39 KB, 下载次数: 3)
2019-7-30 22:57 上传
当然这也存在问题,数据的速度还是非常慢的,想必运行在FPGA中代码也是如此~~
运行的波形如下所示:
阿里旺旺图片20190730225805.jpg (180.8 KB, 下载次数: 3)
2019-7-30 22:58 上传
这样可以清晰的看到FPGA返回的波形数据,判验证搭建的模型是否正确。唯一让人觉得讨厌的事情是,生成的工程居然是VHDL的,好吧我承认我不会写VHDL,看来需要好好看一下VHDL语言了。
1564498026(1).png (68.62 KB, 下载次数: 3)
2019-7-30 22:47 上传
手册的更新会再论坛通知大家,敬请期待。