smi时序_PT进行时序分析的疑问

最新推荐文章于 2022-08-24 17:26:53 发布
最新推荐文章于 2022-08-24 17:26:53 发布
阅读量452 收藏
点赞数
文章标签： smi时序
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
本文链接：https://blog.csdn.net/weixin_39805087/article/details/111530048
版权
博主在分析SMI时序路径时发现，使用ICC和PT两种工具得出的时序结果存在显著差异，一条关键路径在ICC中报出0.3036的违例，而在PT中则有1.36的余量。通过对比，博主注意到存储器部分的延迟相差1.08，对这种差异感到困惑并寻求解答。
摘要由CSDN通过智能技术生成

回复 2# herrzhou

我不太会传这个图片，我来简单说一下吧在ICC和PT的分析都是采用的OCV。在ICC的分析中报出的这条路径有0.3036的违例  clock rpad_clk (rise edge)                            0.0000     0.0000

clock network delay (propagated)                      4.1119     4.1119

hhsoc/datapath_ip/pro_top/source_fifo/source_fifo_u1/RFTP512X15M2_inst/CLKA (RFTP512X15M2)

0.0000     4.1119 r    1.62

hhsoc/datapath_ip/pro_top/source_fifo/source_fifo_u1/RFTP512X15M2_inst/DAOUT[14] (RFTP512X15M2)

2.7177    6.8296 r    1.62

hhsoc/datapath_ip/pro_top/source_fifo/source_fifo_u1/U251/Z (INVHD2X)

0.1638 &   6.9934 f    1.62

hhsoc/datapath_ip/pro_top/source_fifo/source_fifo_u1/U237/Z (NAND2HD1X)

0.2056 &   7.1990 r    1.62

hhsoc/datapath_ip/pro_top/source_fifo/source_fifo_u1/U238/Z (NAND2B1HD4X)

0.1231 &   7.3221 f    1.62

但是同样的路径在PT中报出的是1.36的余量

clock rpad_clk (rise edge)      

最低0.47元/天 解锁文章
weixin_39805087
关注
（56）时序违例阶段原因分析（一）
m0_46498597的博客
03-31 248
1.1 时序违例阶段原因分析（一） 1.1.1 本节目录 1）本节目录； 2）本节引言； 3）FPGA简介； 4）时序违例阶段原因分析（一）； 5）结束语。 1.1.2 本节引言 “不积跬步，无以至千里；不积小流，无以成江海。就是说：不积累一步半步的行程，就没有办法达到千里之远；不积累细小的流水，就没有办法汇成江河大海。 1.1.3 FPGA简介 FPGA（Field Programmable Gate Array）是在PAL、GAL等可编程器件的基础上进一步发展的产物。它是作为专用集成
第三十四课：STA--PT
最新发布
qq_47485904的博客
07-03 1541
最后一节课啦，简单介绍了一下STA的基本内容，后续有新的内容可能会不定期更新，准备准备复习前面的内容，So，完结哈哈哈~
STA静态时序分析——学习笔记
zgezi的博客
08-30 2万+
STA静态时序分析——学习笔记静态时序分析简介及基本知识PT流程以及分步骤讲解2.1 设计STA环境2.2 指定STA库文件2.3 读取Netlist文件2.4 读取SPEF文件2.5 设置约束文件2.6 输出报告并保存数据文件PT基础使用PT其他使用PT实操 静态时序分析简介及基本知识 静态时序分析（STA）是通过工具对同步电路中所有存在的时序路径进行分析，检查是否存在时序违例。是标准的timing sign-off（时序签字）的工具。 静态时序分析具有以下功能 STA可分析电路最高时钟频率； STA
non-unate clock通过DC综合工具演示
zt5169的博客
08-24 2054
non-unate，非线性时钟关系
Matlab function生成s-function并编译mexw64
KiddYang‘s Blog
07-18 8761
之前试过利用s-function builder来将c函数生成s函数和对应的mexw64文件，但是过程比较繁琐，适合在c函数基础上进行生成。 Simulink仿真中经常用Matlab fcn来写，即用m语言来写，那么如何转换为s函数呢？很简单，在Matlab fcn右键选择C/C++ Code–>Generate S-Function 如果模型编译都没问题，就会跳出Generate ...
smi时序_SMI的时序模拟实现以及控制(一)
weixin_42349005的博客
12-29 1077
在有些简单的单片机上做网络通信的产品时，可能遇到单片机+网络芯片/switch芯片的情况，比如STM32+RTL8306。此时我们就需要在STM32上模拟SMI总线协议，去控制RTL8306 switch芯片实现具体的功能。首先是对于SMI的定义：SMI：串行管理接口(Serial Management Interface)，也被称作MII管理接口(MII Management Interface...
smi时序_SMI（MDC/MDIO）总线接口介绍
weixin_39670267的博客
12-19 1571
1. MDIO接口SMI：串行管理接口(Serial Management Interface)，也被称作MII管理接口(MII Management Interface)，包括MDC和MDIO两条信号线。MDIO是一个PHY的管理接口，用来读/写PHY的寄存器，以控制PHY的行为或获取PHY的状态，MDC为MDIO提供时钟。MDIO原本是为MII总线接口定义的，MII用于连接MAC和PHY，包含...
SMI.rar_SMI 收敛_smi algorithm_波束方向图_矢量阵
09-20
SMI方向图和性能(波束形成算法，自己修改） 优点： 收敛速度快 缺点：1 当阵元输出含有较强的期望...3 ,期望信号的功率不能过大，比干扰信号相差几十dB，也就是说，在小期望信号、大干扰信号情况下，也可进行SMI处理。
SMI_smi_SMI自适应_
10-02
"SMI_smi_SMI自适应_" 这个标题表明我们讨论的主题是关于SMI（Spectral Mismatch Index）算法的一个自适应版本。SMI是一种衡量信号在频域内不匹配程度的指标，常用于无线通信、雷达系统以及信号处理等领域。关键词...
pt中文教程_formality_primetime_
10-02
数字集成电路设计中静态时序分析（Static Timing Analysis）和形式验证（Formal Verification）的一般方法和流程。这两项技术提高了时序分析和验证的速度，在一定程度上缩短了数字电路设计的周期。本文使用 Synopsys公司的 PrimeTime 进行静态时序分析，用 Formality 进行形式验证。由于它们都是基于 Tcl（Tool Command Language）的工具，本文对 Tcl 也作了简单的介绍。
时序分析基础（一）
luoai_2666的博客
07-24 1450
https://mp.weixin.qq.com/s/mS3JMVDjEu3cvg-oSleeUw
matlab 调用C程序进行simulink仿真
一名热爱技术的工程师的博客。分享技术干货，记录美好生活。永远相信美好的事情即将发生。
02-06 1万+
文章目录simulink仿真创建C程序编译C程序运行结果 simulink仿真 simulink仿真中需要使用S-Function模块，可以实现调用C程序进行仿真，下面先建立一个简单的仿真； 具体如下图所示； 创建C程序 需要在S-Function模块的S-Function name一栏填写需要调用C程序文件名，注意不需要带文件名后缀； 之后，新建文件sfun_myc.cpp和sfun_myc...
PT静态时序分析 第一课 第二课
qq_38453556的博客
11-20 5838
绪论 目录： 第一到第四课比较重要 第一课
OCV、AOCV、POCV、LVF介绍
热门推荐
hepiaopiao_wemedia的博客
08-09 5万+
芯片在生产过程中，由于外界条件和生产条件的变化，比如PVT，可能会产生不同的误差从而导致同一晶圆上不同区域上的芯片里的晶体管速度变快或者变慢，并因此产生corner概念。 一、OCV介绍（on chip variation）： 同理，同一块芯片上的晶体管也会有变快或者变慢的现象，因此产生了OCV的概念。 OCV在path上设置统一的derate，悲观度较高。derate数值是指对launch...
PT静态时序分析 第九课
qq_38453556的博客
12-04 2788
第九课 Extracted and Interface Logic Models 学会在已经有设计好的门级网表的前提下，创建interface logic model，或者extracted timing model 学会用命令比较创建出的模型和门级网表之间的区别 为什么要创建模型？ 为了实现超大规模集成电路的静态时序分析，需要简化电路。 Create an ILM 好处：可以做分层的STA；可以真实地还原网表的物理状况；模型容易创建 ILM的特性： 创建ILM之前 1.保证设计的约束完整 2.排
时序分析之BCWC、OCV、AOCV模式
学而不思则罔，思而不学则殆
02-04 8603
参考文档： AOCV技术在45nm中的应用 : 新思科技 http://www.360doc.com/content/11/1024/02/6714119_158584261.shtml文章讲得很好，有时间再写阅读笔记。
nvidia_smi_display_active
06-02
`nvidia-smi display`命令用于控制GPU的显示输出选项。`nvidia-smi display active`命令可以用于显示当前激活的GPU显示输出选项。执行此命令将显示当前激活的GPU显示输出选项的详细信息，包括GPU的索引、GPU的名称、...
评论
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值