第九课 Extracted and Interface Logic Models
学会在已经有设计好的门级网表的前提下,创建interface logic model,或者extracted timing model
学会用命令比较创建出的模型和门级网表之间的区别
- 为什么要创建模型?
为了实现超大规模集成电路的静态时序分析,需要简化电路。
Create an ILM
好处:可以做分层的STA;可以真实地还原网表的物理状况;模型容易创建
ILM的特性:
-
创建ILM之前
1.保证设计的约束完整
2.排除不需要约束的时序弧
3.检查所有时序路径都有约束
4.检查有无违例
-
第一步:定义端口逻辑
用命令为当前设计(current_design)的所有端口逻辑打上标签,并且忽略扇出过高的输入端口
identify_interface_logic
被打上标签的端口的is_interface_logic_pin属性变为true