![](https://img-blog.csdnimg.cn/20201014180756925.png?x-oss-process=image/resize,m_fixed,h_64,w_64)
FPGA
电子厂的吕小春
这个作者很懒,什么都没留下…
展开
-
matlab读取CSV文件
在vivado抓取数据后,或者quartus中逻辑分析仪抓取数据后,都可以导出为csv文件。matlab可以很方便使用csv文件,具体读取如下所示:function csv_data =fread_csv(filename,row1,colum1,row2,colum2,row3,colum3,row4,colum4,len)fid = csvread(filename,row1,colum1,[row1,colum1,(row1+len),colum1]);fid2 = csvread(fil原创 2020-08-02 10:48:41 · 2951 阅读 · 0 评论 -
modelsim仿真读写文件
FPGA在做功能仿真过程中,例如算法实现,数据处理等,往往需要把实际采集的数据作为仿真的输入,所以需要实现对文件数据的读写操作,具体读写操作代码如下所示:`timescale 1ns / 100psmodule wr_rd_file#( parameter FILE_NUM = 2, parameter DATA_WITH = 32, parameter DATA_LEN = 2048)( input clk , input rst_n , input原创 2020-08-02 10:36:08 · 1139 阅读 · 2 评论 -
获取FPGA芯片序号
往往可以通过获取xilinx芯片的DNA,然后再进一步加密运算,就可以实现代码的加密。具体获取DNA的代码如下所示:module dna_read( input sys_clk, input rst_n, output [95:0] dna_read_data, output dna_read_vld);wire dna_dout;wire dna_read;wire dna_shift; DNA_PORTE2 #( .SIM_DNA_VALUE(原创 2020-08-02 10:16:58 · 1645 阅读 · 1 评论 -
PYNQ2裸跑之网络
Zynq中所有开发板都是以lwip echo例程来检测网络硬件是否正常,实际做项目中,该pro会显得很繁琐。借鉴了FPGADesigner的博客,对软件提供的例子工程进行了简化修改。我所使用vivado版本:2018.3第一步:新建工程 将PYNQ2板卡文件复制到“Xilinx\Vivado\2018.3\data\boards”,就可以进行板卡预配置。如果没用可...原创 2020-04-20 22:32:41 · 424 阅读 · 0 评论 -
Vivado中FFT9.0仿真2
1.仿真环境搭建一开始准备用vivado自带的仿真器来仿真,发现一直报错,类似于没有库文件。然后想到需要用modelsim仿真,可是发现用10.4c仿真,vivado还是报错,差异在于以前vivado版本是17.2,现在为18.1。探索很久,查阅18.1版本说明,需要使用10.6c版本的modelsim。下载10.6c版本的modelsim安装该部分略编译仿真库在model...原创 2020-04-03 16:12:53 · 888 阅读 · 0 评论 -
记忆管理之xilinx生成网标文件
1.将需要封装的模块设置为顶层模块2.更改综合配置More options -mode out_of_contextFlatten_hierachy full3.综合,完成后打开综合4.2017.4以前版本输入以下XX为模块名称输入 write_verilog -mode port F:/FPGA/XX.v2018.1以后输入 write_verilog -mode synth...原创 2020-02-25 20:12:52 · 408 阅读 · 0 评论 -
验证DDS输出
1、配置DDS的IP设置输出位宽和相位位宽,时钟设置为100MHz。设置为stream默认2、添加仿真tb`timescale 1ns / 100psmodule AA_tb( ); reg clk;reg rst_n;initialbegin #0 clk = 1'b0; #2 rst_n = 1...原创 2018-11-09 13:32:25 · 923 阅读 · 2 评论 -
Vivado FFT9.0仿真验证
在网上看了很多的介绍,基本都是一样的,但是根据这些博客,自己验证了下发现结果和matlab中不一样。1.配置IP核 用vivado17.2 IP版本为9.0,配置首先配置最大长度为64,时钟为100MHz,将长度可以改变选中,如下图所示:进一步的配置,设置数据为整型,未缩放,输入16bit,输出自然顺序(不然虚部不方便验证)。第三页默认2.tb...原创 2018-11-08 14:50:08 · 2711 阅读 · 3 评论