双 JK 触发器 74LS112 逻辑功能。真值表_数字电路学习笔记(七):经典组合逻辑器件(上)...

本文介绍了集成电路在数字电路中的应用,以74LS112双JK触发器为例,探讨其逻辑功能。通过分析真值表,展示了集成电路在编码器、译码器、数据分配器和数据选择器中的作用,并介绍了相关常用集成电路如74HC147、74HC148、74HC138等。
摘要由CSDN通过智能技术生成

c25312dd7f65e7cab03d84959d60a3fb.png

一、集成电路

在引入“集成电路”后,电路设计实现了从原子到分子的质变。集成电路,最重要的当然是“集成”二字了……总体来说,我们希望设计出的集成电路具有:

  • 可复用
  • 可扩展
  • 高封装度
  • 健壮(泛指其可靠性、安全性、一致性等)

等特点。从定义上说,每一个在此之前提到的电路都可以被做成一个集成电路;但这些只能叫做专用集成电路,被用在特定的设备中,不具有可复用性,所以不在本文讨论范围中。同时,由于文章目前进展到组合逻辑电路,因此涉及的几项电路也都是以组合逻辑为基础的,不会牵涉到时序逻辑等内容。

与之前设计的朴素的电路不同,现实中的组合逻辑器件为了便于功能扩展,往往还有一些功能端口,可以控制是否输出,检测是否有输入等,实现与其他逻辑电路的配合。

为探究几种常见的组合逻辑电路,我们从一个实际的例子入手:计算器。简单一点,我们的计算器先实现加法和减法。(不保证最终的成果和现实中的设计一致)这也是我在前言中展示的Minecraft电路所做的。大概的思路如下:

c55133e532b089e1dcdce8c82a691e43.png

这个东西只能做一位数的加法,但将它稍微扩展,就可以计算更多位数。我们还要忽略一些小细节,比如涉及存储的部分,以及二进制计算和十进制的转换(详见第二章关于“余三码”的介绍)。

二、编码器

编码器能够将单一的输入信号编码。比如,计算机键盘按下一个键,就会被编码成一个八位的ASCII码。

在计算器项目中,首先需要的,是把单一的“按钮输入”事件映射成一个二进制数。按钮板共有十个键,所以有十条输出,每条对应一个按钮。通过编码,可以将其变成易于逻辑理解的输入。由于目标是做计算,映射成二进制码(其实是BCD码)当然最为合理。(同样参见第二章:数制与编码)

我们假设每次只输入一个信号,不会两路同时产生输入。那么真值表如下:

dced953bd68f5bd6be3f39784276e76f.png
### 回答1: 答:JK触发器74LS112逻辑功能真值表如下:J=1时,K=0时,Q=1;J=1时,K=1时,Q=0;J=0时,K=X时,Q=Q(上次的值);J=1时,K=X时,Q=1-Q(上次的值)。 答: JK 触发器 74LS112逻辑功能主要包括:触发器输入 (J 和 K) 与触发器输出 (Q) 之间的连接,以及触发器的启用 (E) 与复位 (R) 输入。 JK 触发器真值表如下:J K E R Q | 0 0 X X Q(n) | 0 1 X X 0 | 1 0 X X 1 | 1 1 0 0 Q(n) | 1 1 0 1 0 | 1 1 1 0 1 | 1 1 1 1 074LS112 是一种 JK 触发器,具有以下功能: 1. J-K 触发器,每个触发器具有 J、K、CLK(时钟)和 Q、Q'(反相输出)引脚。 2. 当 CLK 为高电平时,触发器响应 J 和 K 输入,并在下一个负跳变边沿时更新 Q 和 Q' 输出。 3. 当 J 和 K 输入均为高电平时,触发器将保持其先前的状态,即保持 Q 和 Q' 输出的状态不变。 4. 当 J 和 K 输入均为低电平时,触发器将清零,即将 Q 输出置为低电平,Q' 输出置为高电平。 因此,74LS112 可以用作时序逻辑电路中的计数器或状态机等功能。 ### 回答2: JK触发器是一种常见的数字电路,常用于时序电路中。74LS112是一种JK触发器芯片,其逻辑功能真值表如下: 逻辑功能74LS112芯片包含两个JK触发器,每个触发器有两个控制输入JK和使能信号(CLEAR/PR),以及两个输出(Q和Q')。JK输入分别表示“J”、“K”,CLEAR/PR为异步复位输入,当清零标志(CLEAR/PR=1)时,Q和Q'的输出信号变为逻辑“0”。触发器在时钟输入信号(CLK)上升沿或下降沿采样(根据芯片型号有所不同)。 真值表:以下是74LS112芯片中每个JK触发器真值表,其中X表示输入情况不确定,即忽略JK输入信号的状态。 J K Clear/PR CLK Q Q' X X 1 ↑/↓ 0 0 0 0 0或1 ↑/↓ Q Q' 0 1 0或1 ↑/↓ 0 1 1 0 0或1 ↑/↓ 1 0 1 1 0或1 ↑/↓ Q Q' 在上表中,“↑”和“↓”代表CLK输入信号上升沿和下降沿。从表中可以看出,JK触发器的输出状态取决于其当前状态和输入信号的状态。如果输入的JK信号都为0,则触发器不会改变其当前状态。当JK输入为01或10时,输出会翻转。当JK输入为11时,输出状态会保持不变。 总之,JK触发器是一种非常实用的数字电路,在时序电路中经常使用。74LS112芯片适用于快速电路应用,其功能强大,具有良好的性能和可靠性。 ### 回答3: 74ls112JK触发器是数字逻辑电路中的一种常见器件,通过它来实现 阻止/允许信号时钟信号的传输, 即锁存/放行功能。下面我将对JK触发器逻辑功能真值表进行详细介绍。 首先,JK触发器中的“J”和“K”分别表示触发器的两个输入端口。这个器件逻辑功能是“锁存和反转”。触发器的输出将保持任何先前输入的状态,只有在时钟信号的边缘出现信号时,输出才会产生反转。 当时钟触发器从低电平变成高电平时,如果J = 1和K = 0,它将被设置为“1”,否则,如果J = 0和K = 1,则触发器将被重置为“0”。同时,如果J = K = 1,则会发生触发器翻转的情况。 下面是JK触发器74ls112真值表: | J | K | CLR | CLK | Q | Q’ | |:-:|:-:|:---:|:---:|:-:|:--:| | 0 | 0 | 1 | X | 0 | 1 | | 0 | 1 | 0 | CLK | 0 | 1 | | 1 | 0 | 0 | CLK | 1 | 0 | | 1 | 1 | 0 | CLK | Q’| Q | 其中 X 表示任意值, CLR 表示清除输入, CLK 表示时钟输入,Q 表示输出,Q’ 为输出的反相值。 从上面的真值表可以看出,在CLR输入为 1 的情况下,Q输出保持低电平,Q'输出保持高电平。在J=K=0时,触发器会保留上一个输入的状态,Q不变,Q'也不变。在J=0,K=1时, Q变成低电平,Q'变成高电平。在J=1,K=0时,Q变成高电平,Q'变成低电平。在J=K=1时,Q输出与Q'输出相反,即为触发器翻转的情况。 综上所述,JK触发器数字电路中应用广泛,可以实现锁存和反转功能,并且其简单的设计和方便的使用也使其成为数字电路设计必备的基础器件之一。
评论
添加红包

请填写红包祝福语或标题

红包个数最小为10个

红包金额最低5元

当前余额3.43前往充值 >
需支付:10.00
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明:

1.余额是钱包充值的虚拟货币,按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载,可以购买VIP、付费专栏及课程。

余额充值