最近看到一篇非常好的文章，是关于一个外国团队做了不同数字芯片实现工具的效果比较，更确切的说是Cadence和Synopsys全系列的Digital Implementation工具在大规模复杂设计优化上的最终PPA结果比较。大家知道比较广义的数字芯片实现流程包括从综合到signoff的所有阶段，而这里主要比较的将是下图高亮的部分，也就是综合、DFT、PnR加上STA的部分，大致如下如所示：
而针对这些步骤，Synopsys和Cadence分别提供了全套的工具来支持：
在这里我们只讨论针对先进工艺的次世代实现工具，因此ICC和Encounter不在讨论之列。上述工具中大部分大家应该都熟悉，或者至少听说过。Fusion Compiler作为Synopsys提出的fusion技术的集大成者，将RTL2GDS流程融合到同一个工具中，并在综合和PnR中调用ICC2和DC的优化算法，旨在进一步提高PPA。而Cadence以Innovus为突破口配合Genus和Modus，已经具备完整的实现工具流程，加上QRC+Tempus已经取得台积电7nm认证，补齐可数字实现的时序signoff工具，已经具有相当实力。
为了全面对比PPA和runtime，本次对比专门设计了一个规模较大，频率较高的设计，并配合使用先进工艺来全面评估各种工具的实力。本次结果对比所使用的设计样本的基本信息如下:
最低0.47元/天 解锁文章
2万+
被折叠的 条评论
为什么被折叠?
到【灌水乐园】发言
