dc综合与pt静态时序分析(中文)_我为什么录制一门关于数字集成电路静态时序分析的免费MOOC课程？...

1.为什么录制一门关于数字集成电路静态时序分析（Static Timing Analysis，STA）的课程？

时序收敛是数字集成电路和FPGA设计都极为关注的指标，不管在前端RTL设计还是后端物理实现阶段都需要投入大量的时间和精力。

而且，在前端设计与后端实现的校招笔试和面试中，STA相关的题目几乎占据一半以上。甚至可以说，掌握了STA，才有希望能够获得前端或者后端offer。

目前高校线下课程、网络在线课程中很少有专注于STA的课程，大部分学生通过自学来获得相关知识，而STA枯燥的内容往往又让自学效果大打折扣。我自己也只是在硕士生的《数字集成电路设计与分析》课程中来讲解一部分STA内容，受限于学时数，很难展开进行更为详细的讲解。

因此，在南京ICisC旗下的“IC创新学院”上线之际，就萌生了将STA独立成MOOC课程的想法。最终，在“IC创新学院”的协助之下，从今年4月份开始，历时2月，陆续完成了课程的录制。

目前本课程所有章节均已更新完毕，非常适合校招季对ASIC前端、ASIC后端、FPGA开发岗位感兴趣的同学。本课程的选课人数在“IC创新学院”平台上持续排名第一，广受学生欢迎。

2. 课程的主要内容是什么？

本课程以经典书籍《Static Timing Analysis for Nanometer Designs: A Practical Approach》为教材，以“集成电路静态时序分析与建模. 刘峰, 机械工业出版社.出版时间：2016-07-01.”为辅助教材，重点以TCL语言入门、Synopsys TCL语言入门、工艺库、复杂时序路径分析方法为核心教学内容，辅以典型时序分析笔试题的讲解，期望学生通过这门课程熟悉STA、掌握STA的分析方法。

课程共计400多分钟，15个视频，每个视频大致在20分钟左右。

3. 课程需要哪些前序知识？

• 熟悉数字集成电路设计基础、ASIC设计与流程；
• 如果想跟实际芯片设计工程结合，还需熟悉逻辑综合（如Synopsys DesignCompiler）和静态时序分析工具（如Synopsys PrimeTime）。如果完成过ASIC芯片全流程，则更好。
• 本课程也适用于FPGA静态时序分析，数字芯片和FPGA的STA原理都很相似。对于FPGA开发者，需要提前熟悉FPGA工具开发流程。

4. 哪里可以学习到课程视频？

课程网址

数字集成电路静态时序分析基础-IC创新学院-集成电路创新学院-IC学院-南京集成电路产业服务中心有限公司​www.iccollege.cn

网站帐号注册和课程学习都是免费的。

也可以访问教师个人主页，下载课程相关的其他资料（建议复制网址到新窗口再打开）：

（推荐国外访问）https://customizablecomputinglab.github.io/

（推荐国内访问）https://customizablecomputinglab.gitee.io/

5. 是否有练习和作业？后续该如何进一步学习？

没有练习和作业题，同学们可以自行搜集网上各个公司的笔试题来实践。后续可以精读DC和PT的手册，进一步获得更深入的知识与技能。多实践，在芯片综合、PR阶段通过修时序来锤炼STA能力。

教师个人主页也陆续分享了一些笔试题，供同学们学习。