pcb设计等长线误差_PCB设计中绕等长线的方法和技巧

1、为什么要等长，等长的重要性。

在 PCB 设计中，等长走线主要是针对一些高速的并行总线来讲的。由于这类并行总线往往有多根数据信号基于同一个时钟采样，每个时钟周期可能要采样两次(DDR SDRAM)甚至 4 次，而随着芯片运行频率的提高，信号传输延迟对时序的影响的比重越来越大，为了保证在数据采样点(时钟的上升沿或者下降沿)能正确采集所有信号的值，就必须对信号传输的延迟进行控制。等长走线的目的就是为了尽可能的减少所有相关信号在 PCB 上的传输延迟的差异。至于 USB/SATA/PCIE 等串行信号，并没有上述并行总线的时钟概念，其时钟是隐含在串行数据中的。数据发送方将时钟包含在数据中发出，数据接收方通过接收到的数据恢复出时钟信号。这类串行总线没有上述并行总线等长布线的概念。但因为这些串行信号都采用差分信号，为了保证差分信号的信号质量，对差分信号对的布线一般会要求等长且按总线规范的要求进行阻抗匹配的控制。

2、绕等长的命令和技巧

方法一：

第一步：连接好需要绕等长的线，。

第二步：T+R 开始绕等长，TAB 键调出等长属性设置框，如下图：

第三步：滑动走蛇形线即可；

其中“《”和“》”可以分别调整蛇形线的上下幅度，数字键 1 减小拐角幅度，数字键 2 增大拐角幅度、数字键 3 减小 Gap 间距、数字键 4 增大 Gap 间距：

方法二：Shift+A 可以直接在走线模式下饶点对点等长。设置属性和方法一相同。

打开APP阅读更多精彩内容

点击阅读全文