cmos逻辑门传输延迟时间_芯片设计进阶之路——从CMOS到建立时间和保持时间

从CMOS到建立时间和保持时间

芯片设计进阶之路——跨时钟域深入理解（三）

------------------------------------------

版权声明：

本文作者： 烓围玮未

首发于知乎专栏：《芯片设计进阶之路》

转发无需授权，请保留这段声明。

------------------------------------------

建立时间(setup time)和保持时间(hold time)是时序分析中最重要的概念之一，深入理解建立时间和保持时间是进行时序分析的基础。

在介绍建立时间和保持时间之前，我们从CMOS电路开始。

1. CMOS晶体管简介

金属-氧化物-半导体(Metal-Oxide-Semiconductor)结构的晶体管简称MOS晶体管，有P型MOS管和N型MOS管之分。由MOS管构成的集成电路称为MOS集成电路，而由PMOS管和NMOS管共同构成的互补型MOS集成电路即为 CMOS-IC（ Complementary MOS Integrated Circuit）

MOS管就相当于一个开关，如下图所示。

所以，NMOS需要输入高电压（逻辑1）才能导通，PMOS需要输入低电压（逻辑0）才能导通。可以认为NMOS是“正开关”，PMOS是“反开关”。

现在的工艺中，主要使用的就是CMOS工艺，就是把PMOS和NMOS这两类晶体管构成一个单元，称为CMOS单元或者反相器单元。

所以很多文章都在分析CMOS反相器，是因为CMOS反相器就是CMOS电路的基本单元，或者说可以看作最小单元。

所以从CMOS反相器开始。

1.1 CMOS 反相器

反相器就算输入位1，输出位0； 输入为0，输出为1. 实际的反相器没有这么理想。

CMOS 反相器电路如下：

　当左边vI=0V时，vGND=0V，VTN截止，∣vGSP∣=VDD ，VTP导通，vO≈VDD，门电路输出输出高电平；在这个过程中，从VDD到接地GND这一个供电回路都没有导通，因此理论上不存在电流从VDD流到GND，因此功耗为0.

　当左边vI=VDD时，VGND=VDD ，VTN导通，NMOS打开，∣VGSP∣=0V，VTP截止，PMOS关闭，vO≈0V，门电路输出低电平，但是从VDD到接地GND这一个供电回路也没有导通，因此理论上也不存在电流从VDD流到GND，因此功耗也为0。

如果将0V定义为逻辑0，VDD定义为逻辑1，将实现逻辑“非”功能。

所以理论上，CMOS进行传输的时候是没有功耗的，但是实际情况肯定不可能没有功耗，但是功耗会很小。所以在低功耗如此重要的今天，为什么CMOS能称为主流就不奇怪了。

2. CMOS逻辑电路

2.1 CMOS 门电路

CMOS反相器就是一个非门，由非门可以组成与非门和或非门。

• CMOS与非门(NAND)

CMOS 与非门电路及行为如下面图所示：

1. a = 0， b=0时，上面并联的PMOS导通，下面串联的NMOS截止，输出X=Vdd=1;
2. a = 0， b=1时，上面并联的PMOS导通，下面串联的NMOS截止，输出X=Vdd=1;
3. a = 1， b=0时，上面并联的PMOS导通，下面串联的N