cmos逻辑门传输延迟时间_边沿触发器 || D触发器 || JK触发器 || 逻辑功能转换 工作特性 || 重难点 || 数电...

边沿触发器 || D触发器 || JK触发器 || 逻辑功能转换 || 脉冲工作特性 || 重难点 || 数电

1.触发器基础

前面介绍了门控锁存器。对于门控锁存器，在控制信号C有效期间，输入信号的任何变化都将直接引起锁存器输出状态的改变。因此也可以说，门控锁存器是对电平敏感的。

本文将介绍触发器（FF:Flip-Flop），触发器是对边沿敏感的。

触发器分为两种类型：

• 主从触发器（现在很少见）
• 边沿触发器

主从触发器现在很少见了，实际使用的都是边沿触发器，所以下面只介绍边沿触发器。

下面将介绍两种类型的边沿触发器：

• D触发器
• JK触发器

1.1 边沿D触发器

边沿D触发器的电路结构与逻辑符号如图所示，使用了3个由与非门构成的RS锁存器。

输入D从一个锁存器输入，两个锁存器共用时钟信号CLK，第三个锁存器产生触发器状态输出Q和Q非。此外还有一个异步置零端（RD非）和一个异步置一端（SD非）。

在边沿触发器的逻辑符号中，在C1端加上了动态符号——一个箭头，说明触发器只对时钟的上升沿响应，如果再在动态符号前面加上一个圆圈，则表示触发器只对时钟的下降沿响应。

输入端D前面标有一个“1”，表示这个输入端受时钟信号的影响，而在置一端和置零端S和R的前面没有标注1，说明这两个输入端不受时钟信号的影响，也就是说他们是异步置一和异步置零端。

靠近S和R的边框标有小