推送会和你一起进步哒,记得右上角把我设为星标哦~
有很多在校的同学希望能了解企业中IC相关工程师的具体工作任务与技能要求,以增加自己的就业竞争力;而对于已拿到offer的同学来说,提前熟悉自己的岗位工作内容也是很有益处的。
为此,IC集友圈的小编特地去采访了各大厂各个职位经验丰富的师兄师姐们,请他们为大家介绍自己的工作内容与职场心得,据此整理了几篇推送,希望能帮助到各位同学。
接下来我们会分几期分别介绍数字,模拟,以及前后端等不同的岗位的情况,大家记得点击关注我们哦~
数字IC后端攻城狮数字IC后端工程师是芯片微观界的建筑师,负责将前端工程师的设计图纸转化为实际的电路结构,并生成符合foundry要求的oasis/gds文件。
前辈好!请问您平时主要的工作内容有哪些?![15a42b88f5eaaf2522fa8da38f3b8f77.png](https://i-blog.csdnimg.cn/blog_migrate/754a6a65c34163e33407c2b2512b3759.jpeg)
![4d93c2eb87e3ed1c8f2d3c135679d160.png](https://i-blog.csdnimg.cn/blog_migrate/c1a1478ad88ba1543e82bccc5559ef6f.jpeg)
我平时主要工作内容包括但不限于:数字物理设计,包括从拿到综合网表到route的apr流程(floorplan,power,place,cts和route);在时序约束合理的情况下,完成时序收敛;完成foundry的drc等物理设计要求。展开来说的话,就是以下几个方面。
Placement主要涉及std cell的拜访,这一步基本是EDA工具根据module的分布进行优化,不过如果时序出现问题还是需要一些人为干预的(preplace例如用bound给定区域)
CTS即clock tree,时钟树,是驱动电路中的时序单元。常规的话我们都会用balance tree,但随着涉及频率越来越高,现在一些逻辑较深的路径也经常会采用useful skew技术。
Route绕线一般是在满足foundry drc的条件下由EDA工具完成自动布局布线。随着技术的成熟,EDA工具可以对关键时序路径进行layer promotion的优化,使用更少延迟的高层metal优化时序。
RC/STA/DRC/LVS/Formal等等为了得到能实际交付生产的文件,需要在给定的时序约束下不断迭代优化时序,并且执行设计规则检查,版图网表一致性检查,优化后网表功能一致性检查等等多项任务。
![4d93c2eb87e3ed1c8f2d3c135679d160.png](https://i-blog.csdnimg.cn/blog_migrate/c1a1478ad88ba1543e82bccc5559ef6f.jpeg)
一般来说,我们会和前端设计人员,foundry的技术人员,以及封装测试的技术人员都有大量的对接。
那前辈你觉得数字IC后端工程师的技术储备应该有哪些呢?![15a42b88f5eaaf2522fa8da38f3b8f77.png](https://i-blog.csdnimg.cn/blog_migrate/754a6a65c34163e33407c2b2512b3759.jpeg)
![4d93c2eb87e3ed1c8f2d3c135679d160.png](https://i-blog.csdnimg.cn/blog_migrate/c1a1478ad88ba1543e82bccc5559ef6f.jpeg)
基础知识的话包括CMOS的物理相关知识,半导体基本原理,数字基础电路的物理设计;工具方面的话就是EDA工具的workshop、Userguide,然后shell/tcl/perl/python等等的脚本可以让自己事半功倍。
![4d93c2eb87e3ed1c8f2d3c135679d160.png](https://i-blog.csdnimg.cn/blog_migrate/c1a1478ad88ba1543e82bccc5559ef6f.jpeg)
此外,为了构建自己的优势技术壁垒,还需要深入理解STA原理,知道uncertainty/setup/holdup time等等时序相关知识;知道一些模拟射频IP的特殊要求,例如PLL/SENSOR之类;熟悉高速IO的设计要求,包房以及封测的要求;知道一些常用IP,例如ARM core/PCIE/DDR的典型FP/dataflow;
![4d93c2eb87e3ed1c8f2d3c135679d160.png](https://i-blog.csdnimg.cn/blog_migrate/c1a1478ad88ba1543e82bccc5559ef6f.jpeg)
最好还能深入了解power planing,以及如何实现不同test mode下的testability/coverage以及如何筛片及减少封测成本;如何从timing/power或者其他层面提高芯片良率。这些是让你区别于普通后端工程师的技能点。
前辈,你觉得你们的日常工作强度如何呢?![15a42b88f5eaaf2522fa8da38f3b8f77.png](https://i-blog.csdnimg.cn/blog_migrate/754a6a65c34163e33407c2b2512b3759.jpeg)
![4d93c2eb87e3ed1c8f2d3c135679d160.png](https://i-blog.csdnimg.cn/blog_migrate/c1a1478ad88ba1543e82bccc5559ef6f.jpeg)
这个一般看项目的时间周期,基于后端的特点,一般流片前夕是最忙的,因为你的工作影响是否能按时递交版图和产品。
![4d93c2eb87e3ed1c8f2d3c135679d160.png](https://i-blog.csdnimg.cn/blog_migrate/c1a1478ad88ba1543e82bccc5559ef6f.jpeg)
![15a42b88f5eaaf2522fa8da38f3b8f77.png](https://i-blog.csdnimg.cn/blog_migrate/754a6a65c34163e33407c2b2512b3759.jpeg)
![4d93c2eb87e3ed1c8f2d3c135679d160.png](https://i-blog.csdnimg.cn/blog_migrate/c1a1478ad88ba1543e82bccc5559ef6f.jpeg)
![4d93c2eb87e3ed1c8f2d3c135679d160.png](https://i-blog.csdnimg.cn/blog_migrate/c1a1478ad88ba1543e82bccc5559ef6f.jpeg)
![15a42b88f5eaaf2522fa8da38f3b8f77.png](https://i-blog.csdnimg.cn/blog_migrate/754a6a65c34163e33407c2b2512b3759.jpeg)
![4d93c2eb87e3ed1c8f2d3c135679d160.png](https://i-blog.csdnimg.cn/blog_migrate/c1a1478ad88ba1543e82bccc5559ef6f.jpeg)
《高级ASIC芯片综合》
《Static Timing Analysis for nanometer Designs:A Prctical Approach》
《Physical Design Essentials》
《Advanced System-on-Chip Test Design and Optimization》
![4d93c2eb87e3ed1c8f2d3c135679d160.png](https://i-blog.csdnimg.cn/blog_migrate/c1a1478ad88ba1543e82bccc5559ef6f.jpeg)
![15a42b88f5eaaf2522fa8da38f3b8f77.png](https://i-blog.csdnimg.cn/blog_migrate/754a6a65c34163e33407c2b2512b3759.jpeg)
作为长期关注集成电路行业招聘与职业发展的公众号,我们联合业内大厂的经验丰富的工程师,推出了多门面向实践操作的培训课程,大家可以登录我们的网站(研分网:https://www.yanfen.online)关注我们发布的课程,相关信息也会同步发布在公众号中,记得右上角把我们设为星标哦~