rrrr3123-CSDN博客

原创 ATX电源插头的接口定义

红色：＋5V 主板电路、内存模块供电、光驱、硬盘等设备的信号供电黄色：＋12V CPU、显卡供电；为标准的驱动电路供电，如光驱、硬盘的马达橙色：＋3.3V 现在多用于 SATA 硬盘的供电，以后会有其他用途紫色：＋5V（USB）USB设备供电，支持USB键盘鼠标的开机功能（关机后依然供电）黑色：地线（0V）电源供电回路的必要组成部分绿色：PS－ON 开机信号线（当其与地线短接会启动电源）灰色：Power Good 监测线，连接主板与电源，起到信号反馈作用。

2024-09-24 19:21:46 850

原创电力电子技术文章：COT控制模式简述part5

我们的目标是只要提取出和电感电流同相位的纹波即可，且纹波峰峰值可以满足足够的稳定性要求，根据COT的比较器的滞环环宽设计，纹波峰峰值最好不会受到滞环环宽的影响，以TI的LM5166为例，它的比较器滞环环宽为4mV，官方参考设计的纹波峰峰值为20mV。观察上述两式，当L和DCR的时间常数等于Rx和Cx的时间常数，就可以满足电容两端的电压Vcx等于DCR两端的电压，从而提取出了电感电流的信息。Rr和Cr产生了一个和电感电流同相位的纹波，Cr的正端的DC值接近于输出电压，Cr正端的交流值就是产生的纹波峰峰值。

2024-08-27 17:11:44 1014

原创电力电子技术文章：COT控制模式简述part4

当vfb低于Vref的时候才会触发一个新的恒定时间Ton的脉冲，Vfb和Vref在拾取噪声的情况下，使得相交点的范围变大，从而造成了Toff的边沿抖动，也即使上升沿的边沿抖动。R的输入来自于调制器的输出，Q即是PWM的脉冲序列，因此抖动来源于调制器的输入，而锯齿波信号也是固定的频率变化，但是它的斜率也会有一定的抖动。通过上述的分析，为了改善COT模式下的jitter性能就是提高纹波的斜率，第一个方法就是增加ESR，使得vfb的纹波峰峰值增加，从而提高了纹波斜率，缩小了jitter抖动范围。

2024-08-27 16:31:27 925

原创电力电子技术文章：COT控制模式简述part3

Ton是恒定的导通时间，开关频率仅与输入电压和输出电压有关系，开关频率与输入电压成反比关系，与输出电压成正比关系。根据这个表达式可以看的更清楚，DCM下，电感电流纹波率r>2，开关频率必然小于CCM下的开关频率，也可以解释为什么COT模式可以做到无缝切换，因为r的变化是连续的。可以看出，开关频率与负载电流成正比，负载电流越小时，开关频率也越小，这意味着轻载下，开关损耗也会大大的减小，无疑提升了轻载工况下的效率。当Buck变换器处在DCM时，可以根据能量守恒原则，推算开关频率的表达式。具体是怎么实现的呢？

2024-08-27 16:19:30 474

原创电力电子技术文章：COT控制模式简述part1

从逻辑控制图中可以看出，此时vcomp_out会一直高电平，当Ton结束，Q拉高之后，S和Q均为高电平，根据SR latch的真值表，此时SR处在invalid状态，是不允许出现的逻辑错误。当反馈电压vfb低于参考电压vref时，比较器的输出vcomp_out会拉高，SR latch被置位，Q输出也拉高，HS就被打开，电感电流线性上升，输出电压纹波以及vfb上的纹波也会上升，因此，vcomp_out会立马拉低，形成一个脉冲。众所周知，开关电源的控制方式主要包括了传统的电压模式、峰值电流模式、平均电流模式。

2024-08-27 16:10:07 967

原创电力电子技术文章：COT控制模式简述part2

相反的，在电感电流下降时刻，电感电流给电容和负载提供能量，容性纹波会一直上升，当电感电流等于输出电流时，容性纹波达到了峰值，之后容性纹波才会下降，而阻性纹波在电感电流下降时刻就开始下降了，当ESR非常小的时候，容性纹波就会把阻性纹波“淹没”，它延迟了vfb降低到vref的时间。当ESR非常小的时候，容性纹波就会把阻性纹波“淹没”，叠加后的纹波此时仍然会低于vref，这就造成了在Toff_min时间结束后会立马再开启一个Ton时间的脉冲，甚至是多个Ton时间的脉冲。COT控制模式下的DCM是天然稳定的。

2024-08-27 15:54:04 812

原创 DCDC系列（五）： PCB Layout说明

第五种打孔方式是最佳的打孔方式，即将过孔打在焊盘中心，这样环路面积最小，寄生电感参数也最小，但是使用此种打孔方法需要注意焊接问题，在SMT时，盘上孔很容易导致焊锡流失，导致虚焊。整个电流路径如图2所示。而且此阶段电感在其反向电动势的作用下维持输出电流Io，刚开始阶段IL>Io，因此IL在满足负载电流Io需求后，会同时再给输出电容器Cout充电，而随着电感能量减弱，当IL

2024-08-27 10:39:35 1031

原创 DCDC系列（四）：电感的参数和选型介绍

如何快速的判断所使用的电感饱和电流过小，我们可以通过电流钳抓取电感L上的电感电流，通过电感电流波形来判断电感饱和电流是否符合要求，如果我们抓取的电感电流波形是标准的三角波，则证明电感的饱和电流满足要求，如果我们抓取电感电流波形异常，出现畸形，即下图所示的非标准三角波，就证明所使用的电感的饱和电流不满足要求，需要选择饱和电流更大的电感器。饱和电流Isat的定义：是表示标称电感值衰减10%~30%时的偏置电流大小，不同厂商的规格存在一定差异，一般为标称电感值衰减30%时的偏置电流大小。

2024-08-27 10:20:50 847

原创 DCDC系列（三）：输出电容的参数和选型介绍

由于我们设计的DCDC其控制环路是基于纹波控制的单环COT DCDC，其环路的稳定性取决于DCDC的纹波幅值大小，如果纹波幅值过小，就会导致环路出现稳定性问题，BLE SoC的DCDC在设计时， Cout_max设计值4.7uF，即输出纹波幅值在DCDC任何配置下不应小于2mV。由上推导可知，输出电容器的容值，ESR和ESL都会影响输出电压纹波幅度，但实际电容器上，ESL寄生参数很小，都是nH级，与uH级功率电感相比，可忽略不计，主要关注的还是输出电容器的容值和ESR对输出电压纹波的影响，即。

2024-08-27 10:17:46 2394

原创 DCDC系列（二）：输入电容的参数和选型介绍

通过上述推导分析可知，影响输入纹波幅度大小的因素有很多，因此只需要评估当DCDC工作在最差条件下的输入电压纹波满足设计需求，其他工作条件下就都能满足纹波要求，由上式（14）可得，仅当DCDC工作在临界状态时，输入纹波电压幅度最大，即fs1=fs2（Ts1=Ts2），则有。图2对 DCDC工作在各个阶段状态进行了简要的示意说明，其中假定输入电容器容值足够大，对于Iin在DCDC整个工作周期内，基本保持恒定，在此基础上，进行如下的一系列输入电容动态纹波估算分析。在一个周期内ESR的电压纹波△VESR为。

2024-08-27 10:12:35 944

原创 DCDC系列（一）： COT DCDC基本原理

电流环DCDC属于双环控制模式，根据电流检测的位置，分为峰值电流环控制模式、谷值电流环控制模式和平均电流环控制模式，主要由输出电压反馈环和电流环两个环路来实现控制，其瞬态响应比电压环更好，且有自动限流的功能，但仍需要斜坡补偿网络，且对噪声敏感。Stage3: 在下管NMOS打开阶段，由于后级负载此时间段内消耗的电量较少，所以VFB还未低至Vref，所以此阶段中，上管PMOS和下管NMOS均处于关断状态，此时的电感电流为0mA，此阶段测的VSW上的电压就是Cout上的电压VREG；

2024-08-27 10:06:58 1067

原创科普：DCDC工作模式和调制方法

通俗来讲，假设在一个DCDC电路中，开关导通阶段的电感电流增量恰好等于开关关断阶段的电感电流减量，也就是说达到了伏秒平衡条件，那么即使重复无数次相同的过程，每次都能得到相同的结果，就称此电路达到了稳态。因此为了吸纳两者的优点而克服两者的缺点，聪明的工程师们提出了PFM-PWM双模式调制方式，即在轻负载情况下，电源采用PFM模式进行工作，以提高轻载时电源的效率，在负载增大以后，切换为PWM模式进行工作，以获得较低的输出纹波和更高的效率。一般，在一定的工作模式下，配合选择的调制方式，都可以达到一定的输出效果。

2024-08-26 09:20:07 1825

原创 Type-C的CC逻辑芯片并带E-MARK接线原理

因为现在信号传输的速度更快了，目前最快单个通道传输达到20Gbps，线材又不能太短，为了信号质量，一般会加Re-timer和Re-driver这类功能的芯片，Re-timer是保证恢复数据的作用，Re-driver对衰减损耗的信号进行增强的作用，此类IC可以保证高速信号在规定的距离内准确稳定的传输。未连接时，DFP的VBUS是无输出的。【升级版】，是支持USB PD协议通信的，通过与这颗芯片通信，除了知道线缆的ID信息，还可以知道支持的电流能否超过3A，这样就可以区分出大电流的电缆和3A以下的电缆了。

2024-08-20 16:23:02 2479

原创巧了不是，原来你也不知道啥是去耦电容的“滤波半径”啊！

稍微具有SI，PI知识的工程师会说这样有利于改善电源PDN系统的性能，理论上是电容都应该离芯片引脚越近放置越好，尤其是小电容，比大电容更应该靠近芯片端。所谓去耦半径，无非是研究噪声源和电容补偿电流之间的相位关系。Chris大概做了一个简单的仿真case，如下所示：1个用于仿真的4层板，一个小的BGA和一个0402-100nF的小电容都放在top层。在这个case下，BGA芯片的PDN阻抗曲线（蓝）和单纯电容的PDN阻抗曲线（绿）相比，就有了明显的恶化，去耦的频段大概变差了7MHz，这个是非常大的恶化了。

2024-08-19 15:10:14 445

原创浅谈DC-DC 重载时，电压下降原因

最近在一个USB的项目中，发现一个有意思的问题，有一颗DCDC的芯片，当我们用socket板测试时，输出1.1V是正常的，但焊接到板上后，开始接2盘测试时，电压下降了100mV,接4个U盘测试时，电压下降了200mV,U盘不能正常识别，出现掉盘的现象。简单地说，占空比跟输入输出的电压有直接关系，相对而言，如果输出电压越低，占空比就越低，理解起来就是，因为输出电压低，所以需要打开上MOS管对电感充电的时间就更少了！a、当Q1打开，Q2关闭，Vsw为高，IQ1增加，IQ2为零，电感电流增加。

2024-08-19 09:43:43 966

原创 PCB 快捷键和打板材料总结

导线的载流能力，两相互耦合信号线间的串扰，波长等参数。如：VIA的过流能力,VIA的寄生电容、阻抗等；也可以修改成适合自己的PCB工艺参数模板。Cadence不是很熟，暂时没有总结，右边会得出对应换算后的mil或mm。用这个软件可以去算很多PCB参数，平时一般都用这种模板扔给板厂做，绿色表示使用频率高的快捷键，白色表示使用频率低的快捷键。绿色表示使用频率高的快捷键，白色表示使用频率低的快捷键。平时画完板子自查一下再评审，下拉框可以选择制造工艺参数，此外还包含常用的单位换算，平时容易用到的线宽载流量，

2024-08-15 09:47:30 312

原创射频&天线设计-阻抗匹配

设计匹配电路的目的是要把源端的信号功率最大限度传输到负载端，所以设计匹配电路不能引入像电阻这样的有耗元件，只能使用L、C等理论无耗元件，不仅如此，匹配电路要求所使用的L、C元件只能是高频电感、高频电容元件；这是因为寄生参数的存在导致实际使用的L、C元件都不会是理想元件，随着工作频率的逐渐增大，L、C的特性会逐渐变差。7. 通用感值：电感值最好选择常用的标准值电感，电感值既不能过大也不能过小，过大的电感自谐振频率和Q值低，过小的电感值精度不高。高Q值、高SRF、低DCR、高精度、通用感值。

2024-08-15 09:36:48 1004

原创射频&天线设计-dB知多少

dBi的参考基准为全方向性天线，dBd的参考基准为偶极子。用来度量干扰（同频干扰、互调干扰、交调干扰、带外干扰等以及耦合、杂散等的相对量值。例如对于一般的WiFi模组的输出功率以dBm描述，目标功率≤20dBm，如果异常模组输出功率为10dBm，我们说输出功率差10dB。从定义上来说，dB只表示功率比，但由于其易用性后来被拓展用到各种领域，如电压、电流、运放增益、输出功率、信号强度等。作为分母的那个量通常是一个参考基准值，dB描述的是作为分子的物理量相对于基准值的大小，是一个相对值。

2024-08-15 09:31:42 413

原创 PCBA工艺流程

前卫的电子厂已经充分利用工业4.0数字化与智能化，通过IoT，运用5G+AI检测检测与数据处理、机器人技术等实现智能智造，向实现无人化与自动化不断迈近。回流设备温度一般要求±1℃，炉温曲线分为预热区、恒温区、回焊区、冷却区，一般根据锡膏厂家给的参考回流焊曲线设置。但不断换公司与岗位不是我们的风格，硬实力才是王道。一个不懂生产制造的硬件工程师很难成为优秀的硬件工程师，其实我们设计的每个产品都是我们的孩子。只是它的生命周期比较短，所以很多时候会出现你陪它长大，你陪它变老，但时光不会对你温柔以待。

2024-08-15 09:27:42 865

原创 TVS和ESD那些事儿

反向工作峰值电压， TVS二极管的最高工作电压，可连续施加而不引起TVS二极管劣化或损坏状态下，达到的最大的直流电压或交流峰值电压。在VRWM下，TVS二极管是不工作的，不导通，仅流过规定的漏电流。电路正常工作时TVS二极管处于截止状态，当电路出现过电压并达到TVS二极管击穿电压时，TVS二极管由高阻态变为低阻态，分流由异常过电压导致的瞬时过电流到地。4).TVS管的钳位电压VC要小于后级被保护电路的损坏电压，一般VC比VBR高35~40%，或比VRWM高60%，VC越低越低对电路保护作用越好。

2024-08-15 09:25:15 1000

原创纯干货！RS485接口电路设计攻略

应用中一般是两者连接在一起，通过IO口（RS485_EN）控制，因为芯片要么是处于接收，要么处于发送，因此在发送数据的前，给RS485_EN信号为高电平，接收数据就给低电平。RS485_TX 发送1，VGS高电平，NPN三极管导通，使能引脚是低电平，发送失效，接收使能，处于接收状态。接收数据引脚是芯片的第一引脚也就是网络标签RS485_RX，在接收数据过程中，RS485_TX引脚保持高电平，VGS为高电平，NPN三极管Q1就导通，RE和DE相连的引脚通过晶体管下拉到GND，此时接收使能，处于接收状态。

2024-08-14 09:23:57 867

空空如也

TA创建的收藏夹 TA关注的收藏夹

TA关注的人

weixin_40073649的博客