浅谈DC-DC 重载时，电压下降原因

最近在一个USB的项目中，发现一个有意思的问题，有一颗DCDC的芯片，当我们用socket板测试时，输出1.1V是正常的，但焊接到板上后，开始接2盘测试时，电压下降了100mV,接4个U盘测试时，电压下降了200mV,U盘不能正常识别，出现掉盘的现象。

 起初怀疑这颗芯片有问题，把它放到socket板上测试，发现电压并没有下降，接4个 U盘测试，都能正常识别，并稳定的传输数据，这说明芯片没问题啊！

第二怀疑客户PCB板和socket板有区别，经过客户在线查看，发现客户PCB DCDC输出SW信号处，PCB走线只有8mil，而4个盘工作时，电流约300mA,8mil线宽是肯定不够的。所以下结论：是由于PCB SW走线过细导致的。

而这时候还有很多工程师反问到，DCDC SW开关输出的是方波，电流不大，这么细的走线没问题，其实是由于没有搞清楚DCDC工作时的电流回路问题。

下面我们来看看DC DC工作时，回路究竟是怎么样的呢？

如下图是同步BUCK的拓扑：

1、当Q1导通，Q2关闭，SW端电压为输入电压VIN，VIN给电感L1充电，电感电流增加，VIN=VL+VOUT，此时电感电压左正右负。电流方向为图示蓝色回路。

2、当Q1关闭，Q2打开，由于电感电流不能突变，电流按照下图红线路径形成回路，给负载供电，此时电感电流下降。电感电压左负右正。
 

根据伏秒法则等推导，同步BUCK得出一个比较重要的公式：

VIN*D=VOUT

        简单地说，占空比跟输入输出的电压有直接关系，相对而言，如果输出电压越低，占空比就越低，理解起来就是，因为输出电压低，所以需要打开上MOS管对电感充电的时间就更少了！

（这里要注意，这个只是在完美条件下测出来的理论值，实际会因为有损耗等情况，与理论值有差别）

根据上图拓扑，得出下图波形

a、当Q1打开，Q2关闭，Vsw为高，IQ1增加，IQ2为零，电感电流增加。

b‘、当Q1关闭，Q2打开，Vsw为低，IQ1为零，IQ2减小，电感电流减小。

c、整个稳态过程，电感电流不断增加减少。

d、我们常将上管打开的时间称为Ton，其关闭的时间为Toff。两者相加是一个周期。

从以上分析可知，SW处于第一个IQ1的回路中，仍然是大电流的回路，需要与IQ2同样的走线线宽。