芯片验证踩坑实录
关注
分享
扫一扫
文章平均质量分 94
记录芯片验证过程中踩过的坑，防止自己二次入坑，亦供他人参考。不低于 52 篇。
【开个付费专栏倒逼自己勤动手。更得慢了、质量烂了，请直接骂我，联系方式见主页左侧。如果您仅对某篇文章感兴趣想查看原文，请直接找我，没必要付费。】
MangoPapa
LOVE IC. LOVE LIFE.
展开
-
【VCS NLP】PA 仿真上电后信号恒为 X 的问题
【VCS NLP】PA 仿真上电后信号恒为 X 的问题原创 2022-08-12 19:36:48 · 13965 阅读 · 1 评论 -
【UVM】AXI VIP 采用寄存器模型访问寄存器，ID 被固定为 0 的问题
AXI VIP 作为 Master 并采用寄存器模型访问 DUT 寄存器，AXI VIP 发出的寄存器读写请求中 AWID、ARID 固定为 0，为何？咋解决？原创 2022-07-15 09:30:03 · 17805 阅读 · 0 评论 -
【UVM】我的 main_phase 都跑完了，为啥 case 无法退出？太不讲道理！
在测试 dut 的注错 feature 时，我的测试内容写在了 test case 的 main_phase 中。main_phase 明明已经走到了 phase.drop_objection(this)，为什么 case 无法退出，而且仿真时间还一直在往前走？原创 2022-06-23 08:48:27 · 19838 阅读 · 6 评论 -
【UVM】别再说你的 VIP 用不了 RAL Model
一种通用的寄存器模型访问寄存器的方法原创 2022-06-22 09:10:38 · 20096 阅读 · 1 评论