嵌入式~PCB专辑73

只发PCB电路相关73  随时更新~~

一、PCB上如何用GND

在电路原理设计阶段，为了降低电路之间的互相干扰，工程师一般会引入不同的GND地线，作为不同功能电路的0V参考点，形成不同的电流回路。

GND地线的分类

细究GND的原理

一个地线GND怎么会有这么多区分，简单的电路问题怎么弄得这么复杂？为什么需要引入这么多细分的GND地线功能呢？工程师一般针对这类GND地线设计问题，都简单的统一命名为GND，在原理图设计过程中没有加以区分，导致在PCB布线的时候很难有效识别不同电路功能的GND地线，直接简单地将所有GND地线连接在一起。虽然这样操作简便，但这将导致一系列问题：

1、信号串扰。假如将不同功能的地线GND直接连接在一起，大功率电路通过地线GND，会影响小功率电路的0V参考点GND，从而产生不同电路信号之间的串扰。

2、信号精度。模拟电路的考核核心指标就是信号的精度。失去精度，模拟电路也就失去了原本的功能意义。交流电源的地线CGND由于是正弦波，是周期性的上下波动变化，它的电压也是上下波动，不是像直流地线GND一样始终维持在一个0V上不变。将不同电路的地线GND连接在一起，周期性变化的交流地线CGND会带动模拟电路的地线AGND变化，这样就影响了模拟信号的电压精度值了。

3、EMC实验。信号越弱，对外的电磁辐射EMC也就越弱；信号越强，对外的电磁辐射EMC也就越强。假如将不同电路的地线GND连接在一起，信号强电路的地线GND，直接干扰了信号弱电路的地线GND，后果是原本信号弱的电磁辐射EMC，也成为了对外电磁辐射强的信号源，增加了电路处理EMC实验的难度。

4、电路可靠性。电路系统之间，信号连接的部分越少，电路独立运行的能力越强；信号连接的部分越多，电路独立运行的能力就越弱。试想，如果两个电路系统A和电路系统B，没有任何的交集，电路系统A的功能好坏是不能影响电路系统B的正常工作，同样电路系统B的功能好坏也不能影响电路系统A的正常工作。假如在电路系统中，将不同功能的电路地线连接在一起，就相当于增加了电路之间干扰的一个联系纽带，也即降低了电路运行的可靠性。

手把手教你画“GND”

“GND”在一块PCB板上的重要程度，不亚于水对人体的重要程度。怎么画好“GND”呢？只要注意下面这几点就可以了。

1、做好分区“GND”

在PCB板上，不同的模块功能会分布在不同的位置，而对应模块的“GND”要求也会不一样。

下图是一个电源地与信号地冲突的画板，此电路中电源的GND实际作用是“电源负极”而不是“0V参考地”，而信号部分的GND实际作用是“0V参考地”。

在这种情况下，电源地的不干净就导致了信号部分受干扰！这样的情况处理的方式分两种：

1.将信号部分的地与电源部分的GND分开，不要直接连接；

2.将信号部分的GND掏空，如果需要供电，就以走线的方式去供电。

2、不要跨步“GND”

还有一些受制于结构导致的，某一个模块本应完整的GND，被其他走线分割成多个区域的跨步GND。

例如下图的PCB电路所示，电源输入的负极接上PCB板后直接变成“GND”也就是①位置，往电源模块过去的方向上，①与②之间被信号线隔断；②与③之间被5V输出隔断；

而③与④之间被芯片的使能隔断。这样布局的GND虽然用万用表上测量是连通的，但是从原理图上的走线先后顺序，以及高频状态下的“地阻抗”来说都是不合理的。尤其是电源这个模块作为EMC问题的核心之一，地的布局一定要在同一层是完整的！

3、拒绝小蛮腰“GND”

在给PCB整个板子覆铜或者铺地时，经常会有一些地方因为其他位置的走线或者过孔导致“GND”与“GND”之间出现“小蛮腰”！

例如下面两张图片里面，左边是“小蛮腰”类型的GND，右边是“猪尾巴”类型的GND，这两种样式的GND对于EMI和EMS来说，都不是一个好的layout！“小蛮腰”类型的GND可以对其进行加宽，或者过于狭小的区域直接禁止铺铜，而“猪尾巴”类型的GND最好不去铺铜切掉，如果是其他功能需要，就多增加过孔，确保接地OK。

PCB板上的“GND”需要工程师的反复检查，以及全局布局的考虑，不要图方便而敷衍了事，也不要为了接地而接地！

在铺铜“GND”的时候，一定要注意区分各个部分的GND能否通铺，密密麻麻的走线之间是否有“不合理”的GND，以及“GND”在各个区域的实际作用！

二、去耦电容的作用

 “ 电路中装设在元件的电源端的电容为去耦电容。”

去耦电容

    去耦电容是电路中装设在元件的电源端的电容，此电容可以提供较稳定的电源，同时也可以降低元件耦合到电源端的噪声，间接可以减少其他元件受此元件噪声的影响。

在电子电路中，去耦电容和旁路电容都是起到抗干扰的作用，电容所处的位置不同，称呼就不一样了。对于同一个电路来说， 旁路（bypass）电容是把输入信号中的高频噪声作为滤除对象，把前级携带的高频杂波滤除，而去耦（decoupling）电容也称退耦电容，是把输出信号的干扰作为滤除对象。去耦电容用在放大电路中不需要交流的地方，用来消除自激，使放大器稳定工作。

    在共享导体的电路中，共享电源的时候，当一个器件需要对外提供输出的时候就会同时拉低该导体的电压，产生噪声耦合到共享的电路中。在有噪声的环境中，这些电磁波会在导体内感应出电压信号，影响回路中的元件。在数位电路中，器件容易在临界位置由于干扰而产生错误的信号，从而产生错误的动作。去耦电容可以减少以上情形的发生。

为什么加电容

    PCB设计过程中工程师几乎必做的事就是给每个电源管脚（Vcc、Vdd等）加上一个0.1uF的陶瓷电容，并在某些地方加上更大容量的极性电容，几乎成了每天吃饭必定要吃碗米一样的事情了，但Why呢？

• 为什么要加这些电容？
• 为什么要加0.1uF的？
• 为什么有时还要加其它值的电容？
• 在PCB上这些电容放在哪里？

    本质上我们设计的所有电路可以像下图一样抽象一下：

• 板子上有n个不同的负载（比如某个运放电路、MCU的内核、MCU的IO、ADC、时钟），每个负载都需要稳定地供电 - 电压稳定、干净，电流充足，在此图上我只画出2个负载进行举例；
• 电源产生电路，它为每个负载提供能源

  每个负载要正常工作，前提就是负载上的供电电压要稳，如果是5V，就得是尽可能干净的5V，如下图：

但该负载内的器件们工作起来，都要动态地吸收电流，供电电压就变成了下面的鸟样子：

也就是在5V的DC上叠加了各种高频率的噪声，这些噪声是由于器件对供电电流的需求导致的电压波动，可以看成是在DC 5V上“耦合”了由于器件工作带来的AC噪声。

    这样耦合了AC的DC供电电压不仅会影响本负载区域内的电路的工作，也会影响到其它连接在同一个VCC上的其它负载的工作，有可能导致那些负载的电路工作出现问题。

怎么办呢？当然就是把每个地区的问题控制在该地区范围内喽：

• 电源供电取决于变换的方式，其供电本身在DC上就有纹波，因此我们需要在电源输出Vout端要有电容C1（我们可以看成是国家粮仓）负责将供电电压上的噪声降到尽可能的低，完全为零是不可能的，因为完美的世界从来都不存在，只要不影响后面负载的正常工作即可。
• 既然每个负载工作起来会导致其电源出现额外的波动，那就让波动在本地尽可能降低，且不影响到其它负载的工作。降低负载供应波动影响的方式就是加强能即时响应的供给（本地粮库） - 通过备用的供给平滑掉主供给快速反应方面的不足。电容的本性就是储能，用电容来做备用电能提供供给也就能平滑掉负载瞬间的需求带来的波动（不同的电容响应速度也不同，且听下文分解），保证该负载的电压尽可能稳定，也就是将有可能耦合到DC上的AC给去除掉（去耦的含义1），同时由于让本地的DC稳定，降低了对其它负载的波及（去耦的含义2）。

    从电源上看，没有去耦电容的时候如左侧的波形，加上了去耦电容之后变成了右侧的样子，供电电压的波形变得干净了，我们称该电容的作用是去掉了耦和在干净的DC上的噪声，所以该电容被称之为去耦电容，当然也可以被称之为旁路（Bypass）电容，因为该电容将DC上耦和的噪声给旁路到地上去了，只留下干净的DC给后续的电路供电。

举一个例子 ：

    每个负载的工作就像我们平日吃“粮食”，每家的用量是动态的、不确定的，所有家庭用的“粮食”加在一起平均下来就相当于在本地区的供粮量（稳定的），但由于每家每天的粮食消耗量很随机，导致供粮的渠道上会有波动，如果没有本地区的粮库（每家也都有储备粮），每个地区的粮食供应就会出现波动，而且A地区的波动就会影响到B地区，我们当然不希望这种情况发生，所以在每个地区都会有本地粮库储存粮食，这样每个地区内部用粮得到保障，地区和地区之间不会产生干扰。

    当然如果给所有地区供粮的上游出现了波动，而这种波动超过了本地粮库的平滑能力，那该地区的家庭用粮自然也会出现问题。
就是如此简单。

电容的作用

1、大容值电容的作用

    容值比较大的电容，理论上可以理解成水缸或者水池子，同时，大家可以直接把电流理解成水流，其实大自然万物的原理都是类似的。

    【作用一】缓冲作用。

    当上电的瞬间，电流从电源处流下来的时候，不稳定，容易冲击电子器件，加个电容可以起到缓冲作用。就如同我们直接用水龙头的水浇地，容易冲坏花花草草。我们只需要在水龙头处加个水池，让水经过水池后再缓慢流进草地，就不会冲坏花草，起到有效的保护作用。

    【作用二】稳定作用。

    我们的一整套电路，后级电子器件的功率大小都不一样，而器件正常工作的时候，所需电流的大小也不是一成不变的。比如后级有个器件还没有工作的时候，电流消耗是100mA，突然它参与工作了，电流猛的增大到了150mA，这个时候如果没有一个水缸的话，电路中的电压（水位）就会直接突然下降，比如我们的5V电压突然降低到3V了。

    而我们系统中有些电子元器件，必须高于一定的电压才能正常工作，电压太低就直接不工作了，这个时候水缸就必不可少了。电容会在这个时候把存储在里边的电量释放一下，稳定电压，当然，随后前级的电流会及时把水缸充满的。

    有了这个电容，可以说我们的电压和电流就会很稳定了，不会产生大的波动。这种电容常用的有如图3-2、图3-3、图3-4 所示三种：

    这三种电容是最常用的三种，其中第一种个头大，占空间大，单位容量价格最便宜，第二种和第三种个头小，占空间小，性能一般也略好于第一种，但是价格也贵不少。当然，除了价格，还有一些特殊参数，在通信要求高的场合也要考虑很多。

2、电容的选取

    第一个参数是耐压值的考虑。我们用的是5V系统，电容的耐压值要高于5V，一般1.5倍到2倍即可，有些场合稍微再高点也可以。

    第二个参数是电容容值，这个就需要根据经验来选取了，选取的时候，要看这个电容起作用的整套系统的功率消耗情况，如果系统耗电较大，波动可能比较大，那么容值就要选大一些，反之可以小一些。

3、小容值电容的作用

    我们再来看图3-1中的另一种电容C10，它容值较小，是0.1uF，也就是 100nF，是用来滤除高频信号干扰的。比如ESD，EFT等。我们初中学过电容的特性——可以通交流隔直流，但是电容的参数对不同频率段的干扰的作用是不一样的。

    这个100nF的电容，是我们的前辈根据干扰的频率段，根据板子的参数，根据电容本身的参数所总结出来的一个值。也就是说，以后大家在设计数字电路的时候，在电源处的去耦高频电容，直接用这个 0.1uF就可以了，不需要再去计算和考量太多。

4、其他注意事项

    在所有的IC器件的VCC和GND之间，都放一个0.1uF的高频去耦电容，特别在布板的时候，这个0.1uF电容要尽可能的靠近IC，尽量很顺利的与这个 IC的VCC和GND连到一起。

三、电路板GND与外壳GND之间，接一个电阻一个电容会更好

 外壳是金属的，中间是一个螺丝孔，也就是跟大地连接起来了。这里通过一个1M的电阻跟一个0.1uF的电容并联，跟电路板的地连接在一起，这样有什么好处呢？

• 外壳地如果不稳定或者有静电之类的，如果与电路板地直接连接，就会打坏电路板芯片，加入电容，就能把低频高压，静电之类的隔离起来，保护电路板。电路高频干扰之类的会被电容直接接外壳，起到了隔直通交的功能。
• 那为什么又加一个1M的电阻呢？这是因为，如果没有这个电阻，电路板内有静电的时候，与大地连接的0.1uF的电容是隔断了与外壳大地的连接，也就是悬空的。这些电荷积累到一定程度，就会出问题，必须要与大地连接才行，所以这里的电阻用于放电。
• 1M的电阻这么大，如果外面有静电，高压之类的，也能有效降低电流，不会对电路内的芯片造成损坏。

四、PCB走线与信号完整性问题

高速信号的PCB走线

    现在但凡打开SoC原厂的PCB Layout Guide，都会提及到高速信号的走线的拐角角度问题，都会说高速信号不要以直角走线，要以45度角走线，并且会说走圆弧会比45度拐角更好。

    事实是不是这样？PCB走线角度该怎样设置，是走45度好还是走圆弧好？90度直角走线到底行不行？

    大家开始纠结于PCB走线的拐角角度，也就是近十几二十年的事情。上世纪九十年代初，PC界的霸主Intel主导定制了PCI总线技术。

    似乎从PCI接口开始，我们开始进入了一个“高速”系统设计的时代。
    电子设计和芯片制造技术按照摩尔定律往前发展，由于IC制程的工艺不断提高，IC的晶体管开关速度也越来越快，各种总线的时钟频率也越来越快，信号完整性问题也在不断的引起大家的研究和重视。

    早期PCB拉线菌应该还是比较单纯，把线路拉通、撸顺，整洁、美观即可，不用去关注各种信号完整性问题。比如下图所示的HP经典的HP3456A万用表的电路板，大量的90°角走线，几乎是故意走的直角，绝大多数地方没有铺铜。

上面PCB板的右上角，不仅走直角不止，拐弯后，线宽还变小了，会造成信号反射问题，影响信号完整性。

    本文跟大家探讨一下关于高频/高速信号的走线拐角角度问题。我们从锐角到直角、钝角、圆弧一直到任意角度走线，看看各种走线拐角角度的优缺点。

为什么PCB不能以锐角走线？

    PCB能不能以锐角走线，答案是否定的。先不管以锐角走线会不会对高速信号传输线造成负面影响，单从PCB DFM方面，就应该避免出现锐角走线的情形。

    因为在PCB导线相交形成锐角处，会造成一种叫酸角“acid traps”的问题。在PCB制板过程中，在PCB线路蚀刻环节，在“acid traps”处会造成PCB线路腐蚀过度，带来PCB线路虚断的问题。
    虽然，我们可以借助CAM 350 进行DFF Audit自动检测出“acid traps”潜在问题，避免在PCB在制造产生时产生加工瓶颈。如果pcb板厂工艺人员检测到有酸角(acid trap)存在，他们将简单地贴一块铜到这个缝隙中。

    很多板厂的工程人员他们其实并不懂Layout的，他们只是从PCB工程加工的角度修复酸角(acid trap)的问题，但这种修复是否能带来进一步的信号完整性问题便不得而知了，所以我们在Layout时就应该从源头去尽量避免产生酸角(acid trap)。
    怎样避免拉线时出现锐角，造成acid trap DFM 问题？

    现代的EDA设计软件(如Cadence Allegro、Altium Designer等)都带有了完善的Layout走线选项，我们在Layout走线时，灵活运用这些辅助选项，可以极大的避免我们在Layout时产生产生“acid trap”现象。

    焊盘的出线角度设置，避免导线与焊盘形成锐角角度的夹角，如下图示例。

    利用 Cadence Allegro 的 Enhanced Pad Entry 功能能够让我们在Layout时尽可能的避免导线与焊盘在出线时形成夹角，避免造成“acid traps”DFM问题。

  避免两条导线交叉形成锐角夹角。

    灵活应用 Cadence Allegro 布线时切换 ” toggle “ 选项，可以避免导线拉出T型分支时形成锐角夹角，避免造成“acid traps”DFM问题。

PCB Layout能不能以90°走线

    高频高速信号传输线应避免以90°的拐角走线，是各种PCB Design Guide中极力要求的，因为高频高速信号传输线需要保持特性阻抗一致，而采用90°拐角走线，在传输线拐角处，会改变线宽，90°拐角处线宽约为正常线宽的 1.414倍，由于线宽改变了，就会造成信号的反射。

    同时，拐角处的额外寄生电容也会对信号的传输造成时延影响。

    当然，当信号沿着均匀互连线传播时，不会产生反射和传输信号的失真。如果均匀互连线上有一个90°拐角，则会在拐角处造成PCB传输线宽的变化，根据相关电磁理论计算得出，这肯定会带来信号的反射影响。

    直角走线的对信号的影响就是主要体现在三个方面：

• 拐角可以等效为传输线上的容性负载，减缓上升时间
• 90°拐角处线宽约为正常线宽的 1.414倍，引起阻抗不连续，进而造成信号的反射
• 直角尖端产生的EMI，尖端容易发射或接收电磁波，产生EMI

    传输线的直角带来的寄生电容可以由下面这个经验公式来计算：

C=61W(Er)1/2/ZO

    在上式中，C就是指拐角的等效电容(单位pF)，W指走线的宽度(单位inch)，Er指介质的介电常数，ZO就是传输线的特征阻抗。

    对于高速数字信号来说，90°拐角对高速信号传输线会造成一定的影响，对于我们现在高密高速pcb来说，一般走线宽度为4-5mil，一个90°拐角的电容量大约为10fF，经测算，此电容引起的时延累加大约为0.25ps，所以，5mil线宽的导线上的90°拐角并不会对现在的高速数字信号（100-psec上升沿时间）造成很大影响。
    而对于高频信号传输线来说，为了避免集肤效应（Skin effect）造成的信号损坏，通常会采用宽一点的信号传输线，例如50Ω阻抗，100mil线宽，这90°拐角处的线宽约为141mil，寄生电容造成的信号延时大约为25ps，此时，90°拐角将会造成非常严重的影响。

    同时，微波传输线总是希望能尽量降低信号的损耗，90°拐角处的阻抗不连续和而外的寄生电容会引起高频信号的相位和振幅误差、输入与输出的失配,以及可能存在的寄生耦合,进而导致电路性能的恶化,影响 PCB 电路信号的传输特性。

    关于90°信号走线，老wu自己的观点是，尽量避免以90°走线

45度外斜切线

    除了射频信号和其他有特殊要求的信号，我们PCB上的走线应该优选以45°走线。要注意一点的是，45°角走线绕等长时，拐角处的走线长度要至少为1.5倍线宽，绕等长的线与线之间的间距要至少4倍线宽的距离。

    由于高速信号线总是沿着阻抗的路径传输，如果绕等长的线间距太近，由于线间的寄生电容，高速信号走了捷径，就会出现等长不准的情况。现代的EDA软件的绕线规则都可以很方便的设置相关的绕线规则。

以arc弧形走线

    如果不是技术规范明确要求要以弧形走线，或者是RF微波传输线，个人觉得，没有必要去走弧形线，因为高速高密度PCB的Layout，大量的弧形线后期修线非常麻烦，而且大量的弧形走线也比较费空间。

    对于类似USB3.1或HDMI2.0这样的高速差分信号，个人认为还是可以走圆弧线的。

当然，对于RF微波信号传输线，还是优先走圆弧线，甚至是要走“采用 45° 外斜切”线走线。

总结

    随着4G/5G无线通讯技术的发展和电子产品的不断升级换代，目前PCB数据接口传输速率已高达10Gbps或25Gbps以上，且信号传输速率还在不断的朝着高速化方向发展。随着信号传输的高速化、高频化发展，对PCB阻抗控制和信号完整性提出了更高的要求。

    对于PCB板上传输的数字信号来说，电子工业界应用的包括FR4在内的许多电介质材料，在低速低频传输时一直被认为是均匀的。

    但当系统总线上电子信号速率达到Gbps级别时，这种均匀性假设不再成立，此时交织在环氧树脂基材中的玻璃纤维束之间的间隙引起的介质层相对介电常数的局部变化将不可忽视，介电常数的局部扰动将使线路的时延和特征阻抗与空间相关，从而影响高速信号的传输。

    基于FR4测试基板的测试数据表明，由于微带线与玻纤束相对位置差异，导致测量所得的传输线有效介电常数波动较大，值之差可以达到△εr=0.4。尽管这些空间扰动看上去较小，它会严重影响数据速度为5-10Gbps的差分传输线。

    在一些高速设计项目中，为了应对玻纤效应对高速信号的影响，我们可以采用zig-zag routing布线技术以减缓玻纤效应的影响。

    Cadence Allegro PCB Editor 16.6-2015 及后续版本带来了对zig-zag布线模式的支持。

    在Cadence Allegro PCB Editor 16.6-2015 菜单中选择”Route -> Unsupported Prototype -> Fiber Weave Effect” 打开zig-zag routing功能。

    二十年前我们PCB Layout不用关注是否要走弧形线，不用担心PCB板材玻璃纤维对高速信号的影响。

    不存在一成不变的PCB Layout规则，随着PCB制造工艺的提升和数据传输速率的提高，有可能现在正确的规则在将来将变得不再适用。

原创作者: whaosoft 转载于: https://blog.51cto.com/whaosoft/11577915