sdram_init模块设计与仿真

最新推荐文章于 2024-02-20 11:48:08 发布
最新推荐文章于 2024-02-20 11:48:08 发布
阅读量311 收藏
点赞数
分类专栏： 2020年不平凡的春节之武汉加油
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
本文链接：https://blog.csdn.net/weixin_40640020/article/details/105095369
版权

真的是太菜了，加入‘include 文件整了半天，写个调试记录：

1、头文件parameter 与 .v文件同在一个文件夹，可以直接‘include

2、格式如：`define   NOP   4'b0111
                      `define   MSET  4'b1111
                       `define   BA    4'b0011
                      `define   READ  4'b0101
                    `define   WRITE 4'b0100
                    `define   PRE   4'b0010
                    `define   APRE  4'b0001’              无等号，无分号

。心累由于不仔细，模式寄存器配置错误导致最后错误，现在完全OK，直接上图

显示结果：

初始化模块终于完成了

xl@666
关注
  • 0
    点赞
  • 踩
  • 0
    收藏
    觉得还不错? 一键收藏
  • 0
    评论
专栏目录
FPGA SDRAM控制器——SDRAM的仿真模型sdram_model_plus
06-30
SDRAM的仿真模型sdram_model_plus 作者：李晟、陈乃奎、罗瑶 在进行SDRAM初始化模块编写时使用
SDRAM控制器Modelsim仿真调试记录（QuartusII、Verilog)
u010672700的博客
07-02 1403
使用Modelsim对SDRAM控制器进行仿真，包含SDRAM仿真模型，对于含有SDRAM的设计仿真具有较大的参考意义。
初识内存控制器和SDRAM【一文了解】
qq_41882586的博客
03-10 2673
原文链接：https://blog.csdn.net/qq_36243942/article/details/85596249 目录 1.引入内存控制器 2.不同位宽内存设备之间的连接 3.如何确定芯片的访问地址 4.分析读写NOR FLASH的读写时序 5.SDRAM初识 6.编程读/写 SDRAM 附录：源代码 1.引入内存控制器 我们RAM芯片是如何操作GOIO管脚的，是如何控制
（嵌入式Linux 5 ）内存控制器与SDRAM
YuLong5530330的博客
10-28 429
目录 ROM与RAM 不同位宽设备的连接 时序图示例 ROM与RAM RAM： ：随机存储器，可以随时进行读写操作，速度很快，掉电以后数据会丢失。 比如：int a=10；我们需要很方便的对这个变量进行读写操作，方法就是直接“a”进行读写操作，不需要在乎具体的读写过程。 ROM： ：只读存储器，也可以称作Flash。掉电不丢失，但是读写较为复杂 RAM 速度快，可以直接和 C...
安陆EGS20 SDRAM仿真
weixin_41155462的博客
04-27 2130
从SDRAM读出的数据，Sdr_rd_dout会比Sdr_rd_en延迟一个时钟，因此写入FIFO的写请求信号应该是Sdr_rd_en延迟一个时钟后的。（与后面的上版调试结果不同，上板调试Sdr_rd_dout和Sdr_rd_en是同时给出的。b)从SDRAM读出数据SDR_DQ，sdr_as_ram传输实际可看到的读使能sdram_rd_en和数据Sdr_rd_out。//*******************安陆SDRAM例化************************//2）FIFO的读写时序；
sdram.zip_sdram_sdram vhdl_sdram仿真
09-23
本压缩包"sdram.zip"包含了一个关于SDRAM的VHDL（Very High Speed Integrated Circuit Hardware Description Language）设计及仿真项目，非常适合学习和理解SDRAM的工作原理与接口设计。 VHDL是一种硬件描述语言，...
FPGA_SDRAM.zip_UART 模块仿真_集成电路
09-20
UART作为RS232协议的控制接口得到了广泛的应用，将UART的功能集成在...提出了一种基于FPGA的UART的实现方法，具体描述了发送、接收等模块的设计，恰当使用了有限状态机，实现了FPGA片上UART的设计，给出了仿真结果。
sdram_model_plus.v
08-12
《SDRAM那些事儿》第一季-轻松设计SDRAM控制器 邓堪文老师sdram讲解中用到的代码
sdram_test.rar_sdram_test
09-24
总之，“sdram_test.rar_sdram_test”项目提供了一个学习和实践SOPC中SDRAM模块设计的宝贵资源。通过这个项目，我们可以深入了解SDRAM的工作原理，掌握SOPC设计中的时序控制、硬件描述语言编程以及测试验证等关键...
SDRAM——初始化
一枚咸鱼的博客
05-13 878
先看引脚： clk：来自于系统时钟分频而来，100M，所以后面要用PLL cke：为1时才能操作sdram cs_n：为1时屏蔽除clk cke dqm外的所有输入输出端口， ras_n：行选通，低有效，地址是A[12:0] cas_n：列选通，低有效，地址是A[8:0] we_n：写使能和预充电使能，低有效 dqm[1:0]：不怎么用 ba[1:0]：bank选择 A[12:0]：分时复用的地址、辅助 dq[15:0]：数据总线，双向，SDRAM唯一的输出 cs_n ~ we_n可打包成一个4bit指令.
镁光SDRAM仿真模型(免费共享)
05-04
镁光SDRAM仿真模型(免费共享)，用于SDRAM仿真
初始SDRAM程序init.bin (source)
02-22
初始SDRAM程序init.bin (source)
SDRAM仿真模型
08-13
镁光SDRAM仿真模型 `timescale 1ns / 1ps module mt48lc32m16a2 (Dq, Addr, Ba, Clk, Cke, Cs_n, Ras_n, Cas_n, We_n, Dqm); parameter addr_bits = 13; parameter data_bits = 16; parameter col_bits = 10; parameter mem_sizes = 8388607; //每个bank寻址空间的大小 inout [data_bits - 1 : 0] Dq; input [addr_bits - 1 : 0] Addr; input [1 : 0] Ba; input Clk; input Cke; input Cs_n; input Ras_n; input Cas_n; input We_n; input Dqm;
linux内核ddr初始化,嵌入式Linux裸机开发（五）——SDRAM初始化
weixin_33347102的博客
05-01 830
嵌入式Linux裸机开发(五)——SDRAM初始化一、SDRAM初始化流程S5PV210有两个独立的DRAM控制器，一个最大支持512MB，一个最大支持1024MB，但两个控制器必须支持相同类型的内存。根据三星S5PV210文档可知，DDR2类型内存的初始化流程如下：1、提供稳压电源给内存控制器和内存芯片，内存控制器必须保持CLE在低电平，此时就会提供稳压电源。注：当CKE引脚为低电平时，XDDR...
SDRAM初始化（sdram_init）
weixin_46312715的博客
02-20 438
的初始化是芯片上电后必须进行的一项操作，只有进行了初始化操作的SDRAM 芯片才可被正常使用。但前文又说 200us 内都可能有命令，干脆这里取 T = 200us 吧。，对所有 Bank 进行预充电。然后等待时间 tRP，这期间为。② 200us 时间等待结束后，写入。④ tRC等待时间结束后，再次写入。，然后等待时间 tMRD，这期间为。，然后等待时间 tRC，这期间为。，然后等待时间 tRC，这期间为。③ tRP等待时间结束后，写入。⑤ tRC等待时间结束后，写入。
FPGA之旅设计99例之第二十例---SDRAM存储器实现
weixin_44678052的博客
10-16 2296
本例将介绍SDRAM的使用。SDRAM是一个存储器件，存储容量大，存储速度比较快，速度可达100M，特别适合用来当中视频或者音频中的存储器件。在采集到OV5640传输过来的图像数据的时候，FPGA的片上资源是没有那么大的存储空间进行存储的，必须通过外部的存储器件进行存储。恰好开发板上有一片SDRAM，所以用此来进行存储，一般而言入门级的FPGA开发板上都是配置的SDRAM，中高级一点的是DDR2(alter开发板),DDR3(xilinx开发板)。
基于fpga的256M SDRAM控制器 【内含256m sdram仿真模型】
宏强-Blog
07-26 2421
基于fpga的256m的SDRAM控制器 2018/7/26 受教于邓堪文老师，开始真真学习控制sdram 由于自己买的sdram模块是256的，原来老师的是128，所以边学边改，不知道最后好不好使，但是我有信心 一.sdram的初始化 sdram介绍啥的就不用了，上来就是干，简单粗暴。 1.下面是引脚说明，看不懂自己可以用百度翻译，需要注意的是红框内的地址引脚和行列地址是复...
SDRAM初始化操作
weixin_45614076的博客
05-28 621
FPGA中的SDRAM有缓存容量大的特点，在本篇博客中，将重点介绍SDRAM的初始化操作。 首先看下面初始化的时序图 可知初始化SDRSAM需要如下操作。 首先在上电和clk使能之后sdram要等待一段时间，根据手册可知最小等待时间位100us。这里我们取200us。此时的COMMAND填充的使NOP命令，下面几条初始化所需要的命令 之后进行预充电状态，一个时钟周期内完成，而且因为此时是对所有的bank进行充电，则要进行如下设置 将BA0， BA1设置为2‘b11即可； 当预充电完成之后，需要等待一段
AT_SDRAM_SECTION_ALIGN_INIT
最新发布
03-30
AT_SDRAM_SECTION_ALIGN_INIT是一个宏定义，用于在嵌入式系统中对SDRAM进行初始化时的内存对齐操作。在嵌入式系统中，SDRAM是一种常用的外部存储器，用于存储程序代码和数据。 该宏定义的作用是将指定的变量或数组...

“相关推荐”对你有帮助么？

  • 非常没帮助
  • 没帮助
  • 一般
  • 有帮助
  • 非常有帮助
提交
评论
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值