01.Cortex-A7框架

最新推荐文章于 2023-06-24 18:22:13 发布

weixin_40825507

最新推荐文章于 2023-06-24 18:22:13 发布

阅读量328

点赞数

分类专栏： ARM学习文章标签： arm 嵌入式

本文链接：https://blog.csdn.net/weixin_40825507/article/details/109115239

版权

ARM学习专栏收录该内容

3 篇文章 0 订阅

订阅专栏

1 Cortex-A7 MPCore

1.1 Cortex-A7 MPCore介绍

在这里插入图片描述

Cortex-A7支持在一个处理器上面选配1-4个内核，配置如上图所示。

Cortex-A7的L1可选择8K、16K、32KB、64KB，L2Cache可以不配，也可以选择128KB、256KB、512KB、1024KB。I.MX6UL配置了32KB的L1指令Cache和32KB的L1数据Cache，以及128KB的L2Cache。Cortex-A7MPCore使用ARMv7-A架构，主要特性如下：

①、SIMDv2扩展整形和浮点向量操作。
②、提供了与ARMVFPv4体系结构兼容的高性能的单双精度浮点指令，支持全功能的IEEE754。
③、支持大物理扩展（LPAE），最高可以访问40位存储地址，也就是最高可以支持1TB的内存。
④、支持硬件虚拟化。
⑥、支持Generic Interupt Controller（GIC）V2.0。

1.2 Cortex-A7处理器的运行模式

新的cortex-A架构加入了新的模式，从原来的的7中模式扩展到现在的9种模式，如表1.2.1所示：

模式	描述
User(USR)	用户模式，非特权模式，大部分程序运行的时候就处于此模式
FIQ	快速中断模式，进入FIQ中断异常
IRQ	一般中断模式
Supervisor(SVC)	超级管理员模式，特权模式，供操作系统使用。
Monitor(MON)	监视模式，这个模式用于安全扩展模式
Abort(ABT)	数据访问终止模式，用于虚拟存储保护
HYP	超级监视模式，用于虚拟化扩展
Undef(UND)	未定义指令终止模式
System(sys)	系统模式，用于运行特权级的操作系统任务

在表1.2.1中，除了USR用户模式之外，其他8种模式都是特权模式。这几个运行模式可以通过软件进行任意切换，也可以通过中断或者异常来进行切换。大多数的程序都运行在用户模式，用户模式下是不能访问系统所有资源的，有些资源是受限的，要想访问这些受限的资源就必须进行模式切换。但是用户模式是不能直接进行切换的，用户模式下需要借助异常来完成模式切换，当要切换模式的时候，应用程序可以产生异常，在异常的处理过程中完成处理器模式切换。当中断或者异常发生以后，处理器就会进入到相应的异常模式种，每一种模式都有一组寄存器供异常处理程序使用，这样的目的是为了保证在进入异常模式以后，用户模式下的寄存器不会被破坏。

1.3 Cortex-A7寄存器组

ARM架构提供了16个32位的通用寄存器（RO-R15）供软件使用，前15个（RO~R14）可以用作通用的数据存储，R15是程序计数器PC，用来保存将要执行的指令。ARM还提供了一个当前程序状态寄存器CPSR和一个备份程序状态寄存器SPSR，SPSR寄存器就是CPSR寄存器的备份。这18个寄存器如图1.3.1所示：

在这里插入图片描述

图 1.3.1

Cortex-A7有9中运行模式，每一种模式都有一组与之对应的寄存器组。每一种模式可见的寄存器包括15个通用寄存器（R0~R14），一两个程序状态寄存器和一个程序计数器PC。这些寄存器中，有些是所有模式都公用一个屋里寄存器，有些是各模式自己独立所拥有的，各个模式所拥有的的寄存器如图1.3.2所示：

在这里插入图片描述

浅色部分的是和USR模式所公用的寄存器，蓝绿色背景的是各个模式所独有的寄存器。在所有模式中，低寄存器（R0-R7）是共用一组物理寄存器的，其他的各自有各自的功能。

总结一下，Cortex-A7内核寄存器组成如下：

34个通用寄存器，包括R15程序计数器（PC），这些寄存器都是32位的。
8个状态寄存器，包括CPSR和SPSR
HYP模式下独有一个ELR_Hyp寄存器

1.3.1 通用寄存器

R0~R15就是通用寄存器，通用寄存器可以分为以下三类：

未备份寄存器，即R0~R7
备份寄存器，R8~R14
程序计数器PC，R15

1.未备份寄存器

未备份寄存器指的是RO~R7这8个寄存器，因为在所有的处理器模式下这8个寄存器都是同一个物理寄存器，在不同的模式下，这8个寄存器中的数据就会被破坏。所以这8个寄存器并没有被用作特殊用途。

2.备份寄存器

备份寄存器中的R8~R12 这5个寄存器有两种物理寄存器，在快速中断模式下（FIQ）它们对应着Rxirq（x=8-12）物理寄存器，其他模式下对应着Rx（8-12）物理寄存器。FIQ是快速中断模式，看名字就是知道这个中断模式要求快速执行！FIQ模式下中断处理程序可以使用R8R12寄存器，因为FIQ模式下的R8~R12是独立的，因此中断处理程序可以不用执行保存和恢复中断现场的指令，从而加速中断的执行过程。

备份寄存器R13一共有8个物理寄存器，其中一个是用户模式（User）和系统模式（Sys）共用的，剩下的7个分别对应7种不同的模式。==R13也叫做SP，用来做为栈指针。==基本上每种模式都有一个自己的R13物理寄存器，应用程序会初始化R13，使其指向该模式专用的栈地址，这就是常说的初始化SP指针。

备份寄存器R14一共有7个物理寄存器，其中一个是用户模式(USR)、系统模式（SYS）和超级监视模式（HYP）所共有的，剩下的6个分别对应6种不同的吗欧式。R14也叫做链接寄存器（LR），主要有以下两种用途：

每种处理器模式使用R14（LR）来存放当前子程序的返回地址，如果使用BL或者BLX来调用子函数的话，R14（LR）被设置成该子函数的返回地址，在子函数中，将R14中的值赋给R15(PC)即可完成子函数返回。
```
MOV PC ,LR @寄存器LR中的值赋值给PC，实现跳转
/*或者可以在子函数的入口处将LR入栈*/
PUSH {LR} @将LR寄存器入栈
/*在子函数最后出栈即可*/
POP {PC}
```
当异常发生后，该异常模式对应的R14寄存器被设置成该异常模式将要返回的地址，R14也可以当做普通通用寄存器使用。

3.程序计数器R15

程序计数器R15也叫做PC，R15保存着当前执行的指令地址值加8个字节，这是因为ARM的流水线机制导致的。ARM处理器3级流水线：取指>译码->执行，这三级流水线循环执行，比如当前正在执行第一条指令的同时也对第二条指令进行译码，第三条指令也同时被取出存放在R15（PC）中。我们喜欢以当前正在执行的指令作为参考点，也就是以第一条指令为参考点，那么R15（PC）中存放的就是第三条指令，换句话说就是R15（PC）总是指向当前正在执行的指令地址再加上2条指令的地址。对于32位的ARM处理器，每条指令是4个字节，所以：
$R 15 值 = 当前执行的程序位置 + 8 个字节$

1.3.2 程序状态寄存器

所有的处理器模式都公用一个CPSR物理寄存器，因此CPSR可以在任何模式下被访问。CPSR是当期那状态寄存器，包含了条件标志位、中断禁止位、当前处理器模式标志等一些状态位以及一些控制位。

所有的处理器模式公用一个CPSR必然会导致冲突，所以，除了USER和SYS这两个模式之外其他7个模式，都配备了一个专用的无力状态寄存器，SPSR（备份程序状态寄存器），当特定的异常中断发生时候，SPSR用来保存单签程序状态寄存器（cpsr）的值，==当异常退出以后可以用SPSR中保存的值来恢复CPSR。结构如图1.3.3所示：

在这里插入图片描述

N（bit31）：当两个补码表示的有符号整数运算的时候，N=1表示运算对的结果为负数，N=0表示结果为正数。
Z（bit30）：Z=1表示运算结果为零，Z=0表示运算结果不为零，对于CMP指令，Z=1表示进行比较的两个数大小相等。
C（bit29）：在加法指令中，当结果产生了进位，则C=1，表示无符号数运算发生上溢，其它情况下C=0。在减法指令中，当运算中发生借位，则C=0，表示无符号数运算发生下溢，其它情况下C=1。对于包含移位操作的非加/减法运算指令，C中包含最后一次溢出的位的数值，对于其它非加/减运算指令，C位的值通常不受影响。
V（bit28）：对于加/减法运算指令，当操作数和运算结果表示为二进制的补码表示的带符号数时，V=1表示符号位溢出，通常其他位不影响V位。
Q（bit27）：仅ARMV5TEJ架构支持，表示饱和状态，Q=1表示累积饱和，Q=0表示累积不饱和。
IT[l：0]（bit26：25）：和IT[7：2]（bit15：bitl0）一起组成IT[7：0]，作为IF-THEN指令执行状态。
J（bit24）：仅ARMV5TE-J架构支持，J=1表示处于Jazelle状态，此位通常和T（bit5）位一起表示当前所使用的指令集，如表1.3.4所示：

J	T	描述
0	0	ARM
0	1	Thumb
1	1	Thumbee
1	0	Jazelle

GE[3：0]（bit19：16）：SIMD指令有效，大于或等于。
IT[7：2]（bit15：10）：参考IT[1：0]。
E（bit9）：大小端控制位，E=1表示大端模式，E=0表示小端模式。
A（bit8）：禁止异步中断位，A=1表示禁止异步中断。
I（bit7）：I=1禁止IRQ，I=0使能IRQ。
F（bit6）：F=1禁止FIQ，F=0使能FIQ。
T（bit5）：控制指令执行状态，表明本指令是ARM指令还是Thumb指令，通常和J（bit24）一起表明指令类型，参考J（bit24）位。
M[4：0]：处理器模式控制位，含义如表1.3.5所示：

M[4:0]	处理器模式
10000	User模式
10001	FI模式
10010	IRQ模式
10011	SVC模式
10110	MON模式
10111	ABT模式
11010	HYP模式
11011	UND模式
11111	SYS模式

weixin_40825507

关注

0
点赞
踩
0

收藏

觉得还不错? 一键收藏
0
评论
01.Cortex-A7框架

1 Cortex-A7 MPCore1.1 Cortex-A7 MPCore介绍 Cortex-A7支持在一个处理器上面选配1-4个内核，配置如上图所示。 Cortex-A7的L1可选择8K、16K、32KB、64KB，L2Cache可以不配，也可以选择128KB、256KB、512KB、1024KB。I.MX6UL配置了32KB的L1指令Cache和32KB的L1数据Cache，以及128KB的L2Cache。Cortex-A7MPCore使用ARMv7-A架构，主要特性如下： ①、SI
复制链接

扫一扫