UVM phase机制中各个phase function/task 的参数列表(uvm_phase phase)怎么理解?

最新推荐文章于 2023-06-27 17:23:05 发布
最新推荐文章于 2023-06-27 17:23:05 发布
阅读量751 收藏 2
点赞数 2
文章标签： UVM 参数phase objection机制 组件协调 源代码理解
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
本文链接：https://blog.csdn.net/weixin_41212895/article/details/120313442
版权

        敲代码过程中,发现自己不是很理解这个参数列表,部分人建议直接记住就好.但是其实《UVM实战卷I》有过相关讲解(在5.2.2参数phase的必要性,需要结合5.2.1来看).但是当时看完之后没感觉,也觉得不难理解,但是事实证明还是忘了.坑就是这样必须自己踩,才会学到东西.

        回归主题,《UVM实战卷I》作者通过5.2.1铺垫objection机制,引出phase这个句柄的必要性,即你要用objection,就要phase.raise/drop_objection,所以没这个句柄phase不行.一个很简单直接的解释说明.

        但是如果深层次再理解一下呢?其实张强在5.2.1那个植物杀僵尸的例子可以再好好看看.UVM中有众多uvm_component,每个component中都有诸多phase,从第一个phase开始,每个component都在该phase中运行,直到每个component都运行完该phase,才会走向下一个phase(这句话大意和张强那栋植物僵尸楼一样).这便是phase机制在诸多component中的意义所在,因此想使用phase机制,就要传递uvm_phase的句柄phase(希望有机会从源代码理解一下).

IC_Novice
关注
  • 2
    点赞
  • 踩
  • 2
    收藏
    觉得还不错? 一键收藏
  • 0
    评论
专栏目录
【UVM实战】第五章：UVM验证平台的运行（1）phase机制（下）
悟已往之不谏 知来者之可追
02-24 548
phase 机制下
【UVM基础】常用的三个phase作用：build_phase/connect_phase/run_phase
悟已往之不谏 知来者之可追
02-21 4142
常用的三个phase：build_phase/connect_phase/run_phase
UVM：5.2.2 参数phase 的必要性
06-16 499
1.便于在任何component 的main_phase 中都能raise_objection，必须通过 phase.raise_objection完成。 2.build_phase 等function phase也可以提起和撤销objection： 不报错，但一般使用在main_phase 等task phase，而不是 function phase。
uvm启动过程及phase机制实现原理介绍
HelloQili的博客
10-31 3156
我们通常会在top写下类似下面的代码 module top（）; import uvm_pkg::*; ...... initial begin run_test(); end ...... endmoudle
UVM实战 卷I学习笔记8——UVM验证平台的运行（3）
weixin_41979380的博客
10-19 2113
objection机制 *objection与task phase objection字面的意思就是反对、异议。在验证平台中，可通过drop_objection来通知系统可以关闭验证平台。当然，在撤销之前首先要raise_objection： task main_phase(uvm_phase phase); phase.raise_objection(this); … phase.drop_objection(this); endtask 在进入到某一phase时，UVM会收集此phase提出的所
第三章-过程语句和子程序
bleauchat的博客
05-01 1140
目录 3.1过程语句 3.2任务、函数和void函数 3.3任务和函数概述 3.3.1在子程序中去掉begin...end 3.4子程序参数 3.4.1C语言风格的子程序参数 3.4.2参数的方向 3.4.3高级的参数类型 3.4.4参数的缺省值 3.4.5采用名字进行参数传递 3.4.6常见的代码错误 3.5子程序的返回 3.5.1返回语句return ​3.5....
【UVM基础】phase机制快速上手指南（包括：只能在build_phase配置？为什么建议先配置再实例化？什么时候用super.xxx_phase？）
悟已往之不谏 知来者之可追
03-22 546
phase机制快速上手指南
【UVM实战】第五章：UVM验证平台的运行（1）phase机制（上）
悟已往之不谏 知来者之可追
02-24 563
UVM实战之phase机制（上）
UVM——phase机制
weixin_42482170的博客
03-04 956
phase机制
UVM_PHASE执行顺序
07-19
自己实测后整理的uvm_phase顺序 自己实测后整理的uvm_phase顺序
UVM设计模式 ( 二 ) 参数化类、静态变量/方法/类、单例模式、UVM_ROOT、工厂模式、UVM_FACTORY
Holden_Liu的博客
12-12 1万+
软件中的设计模式可归纳为三类：创建型，结构型，行为型。本节介绍创建型设计模式在UVM中的应用。 在开始创建型设计模式介绍之前，回顾下Systemverilog中的Parameterized classes 和 Static method 的相关语法。 参数化的类 SV中的参数化的类，类似于Verilog中参数化的模块，例化时指定位宽等的值，在SV中一般用于为类增加数据类型的参数。 如下示例，在声明S_bit句柄时，传入的type类型为bit [1:10]，W没有指定默认为5，如果type T没有指定
UVM仿真环境中通过仿真命令传递参数的方法
hh199203的博客
05-26 2075
文章目录前言UVM仿真环境命令行传参方法总结 前言 前面介绍过，在verilog仿真测试中，通过命令行传递参数的方法，详情见《verilog仿真测试中的参数传递——$test$plusargs和$value$plusargs》。这里主要记录一下，在UVM的环境中，如何通过仿真命令传递参数。 UVM仿真环境命令行传参方法 1、获取uvm_cmdline_processor的句柄。在base_test中，先获取uvm_cmdline_processor例化的句柄。 2、调用对应的内嵌函数。 总结 这里主
UVM中的phase机制
Alfred的博客
07-17 2819
phase
UVM phase机制（二）
liuwei848的博客
12-30 1030
UVM中所有的phase是按照一定的顺序执行的，那么UVM是如何组织的？下面我们详细说明一下。 首先在phase运行之前已经生成了完整的common domain，这个common domain中的node就是执行的顺序。牵扯到的核心函数是 task uvm_phase::m_run_phases(); uvm_root top = uvm_root::get(); // initi...
uvm_sequence主要task/function的执行顺序(一）
weixin_39662684的博客
06-22 1883
sequence作为uvm最重要的机制之一，它用来产生激励，并且通过sequencer将激励发送给driver.在sequence中提供了不少用户自定义的接口，方便对激励的处理,下面对相关的task/function执行顺序做下介绍. 1.function/task 在这些function/task常用的是pre_body、body、post_body，通常会通过pre_body和post_body实现对仿真结束的控制，body用来发送相应的sequence. 2.执行顺序 3.实例 ...
UVM之phase
最新发布
qq_38502922的博客
06-27 592
run phase发生在start_of_simulation阶段之后，用于激励的产生和testbench的监测和检查。run phase作为一个task实现，所有uvm_component的run phase都并行执行。测试台组件层次结构。在start_of_simulation phase之后，UVM并行执行run phase和pre_reset phase到post_shutdown phase。调用run_test()会构造UVM testbench根组件，然后启动UVM phase。
UVM世界观之七：phase机制（上）
热门推荐
TroubleMaker
08-21 1万+
本文转自：http://www.eetop.cn/blog/html/28/1561828-2331501.html 在之前SV的篇章中，读者可以看到，传统的硬件设计模型在仿真开始前，已经完成例化和连接了；而SV的软件部分，类的例化则需要在仿真开始后完成。虽然类的例化通过调用构建函数new()来实现，但是单单通过new()函数无法解决一个重要的问题，那就是验证环境层次化时，需要保证例化的先后关系...
maven用久后必须了解的phase、goal参数及生命周期概念
ThatWeKnow
08-11 7458
<build> <plugins> <plugin> <groupId>org.apache.maven.plugins</groupId> <artifactId>maven-source-plugin</artifactId> <version>2.2.1</version> .
uvm_analysis_imp_decl 函数与main_phase
05-11
uvm_analysis_imp_decl 函数是用于声明 UVM 分析导出端口的方法，它通常在 UVM 组件的声明中使用。例如： ```verilog class my_component extends uvm_component; uvm_analysis_imp_decl #(my_analysis_item) analysis_export; // ... endclass ``` 该代码声明了一个名为 analysis_export 的 UVM 分析导出端口，该端口将用于导出 my_analysis_item 类型的分析项。 而 main_phase 是 UVM 中的一个特殊阶段，它是在仿真运行时执行的一个阶段。在 main_phase 阶段中，UVM 组件通常执行其主要功能，例如产生或处理测试数据。因此，UVM 分析导出端口通常在 main_phase 阶段中使用，以便将分析项传递给其他组件进行处理或记录。以下是一个示例： ```verilog class my_component extends uvm_component; uvm_analysis_imp_decl #(my_analysis_item) analysis_export; // ... task run_phase(uvm_phase phase); phase.raise_objection(this); // ... repeat(10) begin my_analysis_item item = new; analysis_export.write(item); // 将分析项写入导出端口 #10; end phase.drop_objection(this); endtask endclass class my_analysis_component extends uvm_component; uvm_analysis_port #(my_analysis_item) analysis_port; function void write(my_analysis_item item); // 处理分析项 endfunction task main_phase(uvm_phase phase); phase.raise_objection(this); // ... forever begin my_analysis_item item; analysis_port.get(item); // 从导入端口获取分析项 write(item); // 处理分析项 end phase.drop_objection(this); endtask endclass ``` 在上述示例中，my_component 组件使用 analysis_export.write() 方法将 my_analysis_item 类型的分析项写入导出端口，而 my_analysis_component 组件使用 analysis_port.get() 方法从导入端口获取分析项并进行处理。这些方法通常在 main_phase 阶段中执行。
评论
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值