uvm_sequence主要task/function的执行顺序(一）

最新推荐文章于 2024-04-14 19:14:44 发布
最新推荐文章于 2024-04-14 19:14:44 发布
阅读量1.8k 收藏 4
点赞数
分类专栏： system verilog uvm_sequence
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
本文链接：https://blog.csdn.net/weixin_39662684/article/details/106906116
版权

sequence作为uvm最重要的机制之一，它用来产生激励，并且通过sequencer将激励发送给driver.在sequence中提供了不少用户自定义的接口，方便对激励的处理,下面对相关的task/function执行顺序做下介绍.
1.function/task
在这些function/task常用的是pre_body、body、post_body，通常会通过pre_body和post_body实现对仿真结束的控制，body用来发送相应的sequence.
在这里插入图片描述
在这里插入图片描述
在这里插入图片描述
2.执行顺序
通过start启动sequence时，传递的参数包括sequencer、base_sequence、priority、call_pre_post;如果base_sequence不为null，则pre_do、do、post_do调用的是父类对应task，否则，调用的是子类的task.

在这里插入图片描述
3.实例
在这里插入图片描述

weixin_39662684
关注
  • 0
    点赞
  • 踩
  • 4
    收藏
    觉得还不错? 一键收藏
  • 0
    评论
专栏目录
UVM 的sequence 在继承时执行body任务和pre_body任务会影响么？
weixin_40570952的博客
03-19 3275
systemverilog sequence 执行body task
UVM_PHASE执行顺序
07-19
自己实测后整理的uvm_phase顺序 自己实测后整理的uvm_phase顺序
[UVM]为什么不建议在body()中使用pre_body()和post_body
元直的博客
04-04 1642
A：为实现pre_body()、post_body()的执行效果，可在sequence中新定义task：body_pre()和body_post()，并将其至于body()内。A：在uvm_test中，如果要将顶层的virtual sequence挂在到virtual sequencer上，则应该使用start()方法，而不应该是`uvm_do_on()的宏，原因就是uvm_test中无法使用`uvm_do()系列macro。
【IC验证】SV中语句的执行顺序
最新发布
m0_58427556的博客
04-14 229
在begin-end语句块中，begin-end和fork-join块可以相互嵌套，也可以自我嵌套。当遇到disable时，或者时间延迟最长的语句执行完时，跳出该语句块。多个initial块之间是并行执行的，initial块内部是按照顺序执行的。包内的各个类的执行顺序是动态确定的，取决于代码中的实际使用情况和依赖关系。多个begin...end块之间是并行执行的，内部是顺序执行的。直到最后一条语句执行完，程序流程控制才跳出该语句块。
UVM疑惑解答第一季
TroubleMaker
05-28 3297
为什么要用类来做UVM的通信事务？为什么不可以是结构体呢？ class和struct都可以包含数据; class可以对数据做封装，struct不可以; class可以对父类做继承，添加新的成员，struct要添加新的变量只能文本拷贝; class可以内置成员方法对成员变量做操作，struct不可以; transaction需要随机化和约束，这是类的专长，struct不可以; 可以使用对象内建的randomize()函数随机化对象中的随机变量，而struct无法轻松办到这一点（不是不可以; cla
UVM验证平台-自学笔记
lzr232的博客
09-25 530
UVM学习记录-仅供参考
UVM之sequence的使用及其的task/function的执行顺序
weixin_44969124的博客
09-12 5108
#[tog] 一.sequnece 的使用 UVM中Driver，transaction，sequence，sequencer之间的关系。 UVM将原来在Driver中的数据定义部分，单独拿出来成为Transaction，主要完成数据的randomize and constrained. 在Transaction之上有增加一层sequence，它可以调用，控制同一类型的transaction。 在UVM中增减component名叫sequencer，来留下与sequence的接口，并控制sequence的启
UVM_Class_Reference_Manual_1.2_UVM_Class_reference_uvm1.2_
10-04
经典的uvm class手册，欢迎大家阅读
uvm_ref_system_verilog_nan_UVM_
10-03
实现UVM 验证平台，实现简易的verilog验证平台，包含参考平台，uart接口实现
uvm_ref_flow_2013.05
09-14
uvm_ref_flow_2013.05，cadence最新的UVMdemo
uvm_ralgen_ug_sp2.pdf
06-15
uvm_ralgen_ug_sp2.pdf
UVM糖果爱好者教程 - 5.验证环境
XtremeDV
03-21 1850
本文将介绍其他的验证组件。Subscribers功能覆盖率收集器（jelly_bean_fc_sucbscriber）将生成的 jelly beans视为计数器。从monitor发送的jelly_bean_transaction通过21行上的write函数的sample方法进行采样，并对 jelly beans的风味，颜色和其他特征的交叉覆盖。class jelly_bean_fc_subscri...
UVM学习笔记（8）
yuyi111c的博客
06-10 669
UVM入门和进阶部分81.将sequence挂载到sequencer上： uvm_sequence::start(uvm_sequencer_base sequencer,uvm_sequence_base parent_sequence=null,int this_priority=-1,bit call_pre_post=1) 用户首先应该指明sequencer的句柄，如果sequence是顶层sequence，则可以省略第二个参数parent_sequence的指定； 第三个参数的默认值为-1，会使得
数字IC验证 - UVM - sequence
pqb777的博客
08-27 513
每个sequence都有一个body任务。当一个sequence启动后，会自动执行sequence的body任务，所以在sequence的class中，一定要有一个名为body的task。 此外，如果一个sequence中，还有pre_body与post_body，则这两个task，会分别在body的task前面与后面执行。 sequence的源码中，没有build_phase，所以，不要在sequence中使用build_phase。但是记得，sequencer中可以有build_phase。 .
构造函数可以为虚函数吗？
weixin_40637594的博客
09-23 5692
面试管问你，构造函数可以为虚函数吗？如果你知道，你可以勇敢的反问，能不要问这么简单的问题吗？如果你不知道，请记住这个答案-----不能！ 以下是copy一个CSDN大佬写的博客，刚好我是后者！ 从存储空间角度 虚函数对应一个vtable，可是这个vtable其实是存储在对象的内存空间的。 那么问题来了，如果构造函数是虚函数，就要通过vtable来调用，可是对象空间还没有实例化，也就是内存空间还没有，无法找到vtable，所以构造函数不能是虚函数。 从使用角度 虚函数主要用于在信息不全
【UVM】sequence 的启动方式
热门推荐
Holden_Liu的博客
10-26 1万+
第一种：直接在tc中例化sequence，通过调用star函数指定sequencer启动。 my_sequence my_seq; my_seq = my_sequence：：type_id::create("my_seq"); my_seq.start(sequencer); ## 括号中是sequencer的例化路径，也可以使用m_sequencer(m_sequencer为sequenc......
UVM：9.1.5 子类继承父类的callback 机制
07-08 1322
1.假如一个公司有前后两代产品，新的验证平台与旧的大部分一致，只是要扩展my_driver，即需要从my_driver 中派生一个新的类new_driver。还要保证第一代测试用例在尽量不改动的前提下在新的通过。 1）由于第一个callback 在声明的时候指明了这个池子只能用于my_driver，指明才能让new_driver用呢？ 2.这要子类继承父类的callback。new_d
《UVM实战》学习笔记——第五章 UVM验证平台的运行（phase和objection机制）
qq_42135020的博客
03-05 1608
学习phase机制和objection机制
UVM sequence可以例化uvm_component吗
05-24
是的，UVM sequence 可以实例化 UVM component。Sequence 本身是 UVM component 的子类，因此它继承了所有 UVM component 的特性和方法。在 Sequence 中，您可以使用 `create_component()` 方法来实例化其他 UVM component，例如： ```systemverilog class my_sequence extends uvm_sequence #(my_sequence_item); my_driver drv; function void pre_body(); // 实例化 my_driver drv = my_driver::type_id::create("drv", this); endfunction task body(); my_sequence_item req; // 使用 drv 发送请求 drv.send_request(req); // ... endtask endclass ``` 在上述代码中，`my_sequence` 实例化了 `my_driver`，并使用 `drv` 对象发送请求。注意，第二个参数 `this` 表示将当前 sequence 作为父组件。这意味着，`drv` 实例将成为 `my_sequence` 的子组件，并且可以通过 `get_child()` 方法访问。

“相关推荐”对你有帮助么？

  • 非常没帮助
  • 没帮助
  • 一般
  • 有帮助
  • 非常有帮助
提交
评论
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值