IC低功耗
flyingyu99
这个作者很懒,什么都没留下…
展开
-
架构层面看低功耗
1Architectural Clock Gating时钟不用时关闭,降低功耗。2Power Gating可动态关闭部分模块电源,以降低功耗。例如玩游戏时,用多个小核运行,当游戏轻载或人物挂了时,关闭部分CPU电源,以降低功耗。3State Retention4如果某些block被shutdown, 那么有时我们需要恢复供电时system state能迅速恢复, 存储state这个操作能避免彻底reset, 省时省power.5Multi-Voltage不同模块用不同的电压6Memory将原创 2021-10-10 12:03:30 · 204 阅读 · 0 评论 -
低功耗设计基础:DVS, AVS和DVFS都是如何降低功耗的?
https://zhuanlan.zhihu.com/p/270671041由于生产工艺的差异,导致有三种高中慢片,因此可对慢片提高电压、提高工作频率,而对快片可降低电压,以降低功耗。目前有2种方法解决此问题,AVFS和DVFS,目前常用DVFS,原因是采用几个固定的档位和频率,简单。...原创 2021-10-09 23:39:50 · 2253 阅读 · 0 评论 -
RISCV AI SOC实战(三,SOC的功耗管理)
https://zhuanlan.zhihu.com/p/161787237主要讲述了通过判断时钟和电源来优化功耗,可以试分析一下高通待机哪些电源和时钟在待机需要关闭。原创 2021-10-09 23:13:43 · 238 阅读 · 0 评论 -
低功耗设计基础:Multi-Vth
https://zhuanlan.zhihu.com/p/53892494静态漏电流主要部分为sub-threshold:Vth(Vt)越大,对应的Isub越小,反之Isub就越大。进一步地说,就是Vth越小,leakage power越大,Vth越大,leakage power越小。同时我们知道Vth还与器件的速度息息相关,那我们就可以总结出Vth与速度,leakage之间满足如下关系:例如高通芯片大小核采用更低的VTH域值CMOS管,而LP CPU(处理音频和SENSOR)采用更高的VTH.原创 2021-10-09 22:57:16 · 778 阅读 · 0 评论 -
低功耗设计基础:概念篇
https://zhuanlan.zhihu.com/p/47483274功耗优化分为3大方向:1减小芯片面积:优化芯片架构,缩减逻辑功能,升级生产工艺。2优化实现:降低芯片工作电压、降低芯片工作频率、采用低功耗IP以不同的速度运行。3关断芯片部分功能:关断部分时钟、关断未使用功能模块、芯片中不同区域采用不同电压。...原创 2021-10-09 22:37:23 · 211 阅读 · 0 评论 -
数字后端基础之:芯片的整体功耗是如何计算出来的?
引用:https://zhuanlan.zhihu.com/p/35327895功耗:静态+动态功耗泄漏电流(Leakage Current) = 漏极->N-Well + Gate->N-Well + 源极->漏极动态功耗(Dynamic Power):主要是由于芯片中的寄生RC电路的充放电引起的。换言之,当芯片中的电路出现任何信号翻转,都将会产生dynamic power,其中所占最大比例的就是clock信号的翻转。...原创 2021-10-09 22:14:55 · 1001 阅读 · 0 评论