【路科验证001】V2Pro学习路径规划

最新推荐文章于 2024-10-22 03:30:45 发布
最新推荐文章于 2024-10-22 03:30:45 发布
阅读量4.7k 收藏 87
点赞数 7
分类专栏： 学习方法 验证 文章标签： systemverilog
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
本文链接：https://blog.csdn.net/weixin_41863703/article/details/122454583
版权

目录

1. 数字电路和Verilog

在这里插入图片描述
数电书：实际用的是 邬春明《数字电路与逻辑设计》

转到：【路科验证006】数电和verilog学习目录（验证导向）

2. 笔试面试准备

在这里插入图片描述

3. V2Pro验证学习路径

3.1 时间安排

在这里插入图片描述
在这里插入图片描述

  • 共20周
  • v2.4第四周以后看，在v2.1 v2.2实验了解基础上看
  • 三无基础的同学重点在V2.1 V2.2

转到：【路科验证002】v2.1 SV学习目录
转到：【路科验证003】v2.2 UVM学习目录
转到：【路科验证005】v2.5虚拟项目 I2C
转到：【路科验证007】SV IEEE手册 (未完)

3.2 设计学习

在这里插入图片描述

3.3 验证学习

在这里插入图片描述

  • 实验一定要看
  • 建议：先看视频，然后带着看SV绿皮书
  • 实验文件带_ref的就是参考代码
  • 到虚拟项目结束差不多4个月
  • v2.3了解，进入公司后学，也可以

学习指导：
转到：【路科验证006】数电和verilog学习目录（验证导向）
转到：【路科验证002】v2.1 SV学习目录
转到：【路科验证003】v2.2 UVM学习目录
转到：【路科验证005】v2.5虚拟项目 I2C
转到：【路科验证007】SV IEEE手册 (未完)
软件使用：
转到：【路科验证008】DVT 软件使用指导

有念想的小日子
关注
专栏目录
rknn3399pro 2小时入门指南（九）pytorch to rknn模型end-to-end训练和生成
熊猫小妖的AI世界
01-27 1822
源码地址： https://github.com/ztfmars/RKNN_Tutorial 代码分布： PC环境 ubuntu1604 or newer version torch==1.6 rknn-toolkit==1.6.0 环境安装 在PC上搭建RKNN模拟环境 训练步骤 1 将需要训练的多类别图片放置到data/data下或者指定文件夹，依照需求修改config.cfg中训练参数 [Data] train_datapath=data/data -> 存放数据的文件夹位置，下面的文件夹为t
路科验证v2pro-lab0
weixin_45968042的博客
10-22 522
右击tb1，选择simulate without optimization。切换回library窗口，可以看到work目录下生成了模块。编译成功后可以看到transcript窗口显示编译成功。选中如图所示，右击选择add wave添加波形。文件状态的❓变成✔，即为编译成功。（注意：不要选择中文名称路径）点击红框图标关闭波形路径名称。更改仿真时间为1us。
【SystemVerilog】路科验证V2学习笔记（全600页）.pdf
02-25
SystemVerilog的听课学习笔记，包括讲义截取、知识点记录、注意事项等细节的标注。 目录如下： 第一章 SV环境构建常识 1 1.1 数据类型 1 四、二值逻辑 4 定宽数组 9 foreach 13 动态数组 16 队列 19 关联数组 21 枚举类型 23 字符串 25 1.2 过程块和方法 27 initial和always 30 function逻辑电路 33 task时序电路 35 动态 静态变量 39 1.3 设计例化和连接 45 第二章 验证的方法 393 动态仿真 395 静态检查 397 虚拟模型 403 硬件加速 405 效能验证 408 性能验证 410 第三章 SV组件实现 99 3.1 接口 100 什么是interface 101 接口的优势 108 3.2 采样和数据驱动 112 竞争问题 113 接口中的时序块clocking 123 利于clocking的驱动 133 3.3 测试的开始和结束 136 仿真开始 139 program隐式结束 143 program显式结束 145 软件域program 147 3.4 调试方法 150 第四章 验证的计划 166 4.1 计划概述 166 4.2 计划的内容 173 4.3 计划的实现 185 4.4 计划的进程评估 194 第五章 验证的管理 277 6.1 验证的周期检查 277 6.2 管理三要素 291 6.3 验证的收敛 303 6.4 问题追踪 314 6.5 团队建设 321 6.6 验证的专业化 330 第六章 验证平台的结构 48 2.1 测试平台 49 2.2 硬件设计描述 55 MCDF接口描述 58 MCDF接口时序 62 MCDF寄存器描述 65 2.3 激励发生器 67 channel initiator 72 register initiator 73 2.4 监测器 74 2.5 比较器 81 2.6 验证结构 95 第七章 激励发生封装：类 209 5.1 概述 209 5.2 类的成员 233 5.3 类的继承 245 三种类型权限 protected/local/public 247 this super 253 成员覆盖 257 5.4 句柄的使用 263 5.5 包的使用 269 第八章 激励发生的随机化 340 7.1 随机约束和分布 340 权重分布 353 条件约束 355 7.2 约束块控制 358 7.3 随机函数 366 7.4 数组约束 373 7.5 随机控制 388 第九章 线程与通信 432 9.1 线程的使用 432 9.2 线程的控制 441 三个fork...join 443 等待衍生线程 451 停止线程disable 451 9.3 线程的通信 458 第十章 进程评估：覆盖率 495 10.1 覆盖率类型 495 10.2 功能覆盖策略 510 10.3 覆盖组 516 10.4 数据采样 524 10.5 覆盖选项 544 10.6 数据分析 550 第十一章 SV语言核心进阶 552 11.1 类型转换 552 11.2 虚方法 564 11.3 对象拷贝 575 11.4 回调函数 584 11.5 参数化的类 590 第十二章 UVM简介 392 8.2 UVM简介 414 8.3 UVM组件 420 8.4 UVM环境 425
除了这门升级中的V2Pro课程，恐怕你找不到更好的学验证的途径了
路科验证
01-10 1651
没错，想必你猜到了，V2Pro课程又一次像20秋季班一样，在开课前的2个月，就开始纳新了。 元旦假期刚刚过去，不知道你给新的一年订了什么计划，而过去的一年你的学习、工作进行得是否如意。我习惯于把阳历年作为一年的起始，这有助于我日常对时间的感知，比如1年是分成12个月，而不是在过了农历年以后再开始算的话，那就只有10个半月了。 工作以后，总是能觉得日子过得很快。一周五天工作（我正常作息，10-7-5），每天工作的时间都感觉不够用，专注于做事情的时候，往往几个月都想不起来做了哪些工作，只知道...
【SystemVerilog】路科验证V2学习笔记（全600页）
05-09
SystemVerilog的听课学习笔记，包括讲义截取、知识点记录、注意事项等细节的标注。 目录如下： 第一章 SV环境构建常识 1 1.1 数据类型 1 四、二值逻辑 4 定宽数组 9 foreach 13 动态数组 16 队列 19 关联数组 21 枚举类型 23 字符串 25 1.2 过程块和方法 27 initial和always 30 function逻辑电路 33 task时序电路 35 动态 静态变量 39 1.3 设计例化和连接 45 第二章 验证的方法 393 动态仿真 395 静态检查 397 虚拟模型 403 硬件加速 405 效能验证 408 性能验证 410 第三章 SV组件实现 99 3.1 接口 100 什么是interface 101 接口的优势 108 3.2 采样和数据驱动 112 竞争问题 113 接口中的时序块clocking 123 利于clocking的驱动 133 3.3 测试的开始和结束 136 仿真开始 139 program隐式结束 143 program显式结束 145 软件域program 147 3.4 调试方法 150 第四章
（全）路科_v2pro_sv听课手写笔记（扫描版）.pdf
12-20
包括了最后的覆盖率内容，word版见另一个文档，但另一个文档没有覆盖率的重点
路科验证MCDF_uvmlab2
dinghj3的博客
05-17 3649
路科验证MCDF_uvmlab2实验笔记 SV UVM transaction uvm_sequence_item driver uvm_driver generator uvm_sequence + uvm_sequencer monitor uvm_monitor agent uvm_agent env uvm_env checker uvm_scoreboard refe
关于如何自学数字验证+SystemVerilog+UVM，该怎么进行？
weixin_44915807的博客
01-22 8931
首先我们来看自学的路径： 第一阶段 首先你需要有基本的数电基础，明白数字电路运行的原理和一些基本的常识，这个时候推荐你看《数字电路基础》 第二阶段 在懂得了基础的数字电路原理和常识之后，你需要将该数字电路转换成实际的硬件，即需要用硬件描述语言去把这个电路给实现出来，市面上用的最多的还是Verilog，此时需要学习如何用Verilog硬件描述语言与一个具体的数字电路联系起来，需要建立硬件设计的思维和概念，学习基础的语法，并试着要用Verilog写一个简单的设计，如一个二分频电路，简单的加减法器等，并且用Ve
R语言数据包学习路径：构建全方位数据分析知识体系
[R语言数据包学习路径：构建全方位数据分析知识体系](https://didatica.tech/wp-content/uploads/2019/10/Script_R-1-1024x327.png) # 1. R语言简介与数据包概述 ## R语言简介 R是一种用于统计分析、图形表示和报告...
牛【SystemVerilog】路科验证V2学习笔记（全600页）
10-26
SystemVerilog的听课学习笔记，包括讲义截取、知识点记录、注意事项等细节的标注。
路科_v2pro_sv重点总结.docx
12-20
路科_v2pro_sv重点总结，最后的覆盖率没总结
路科V2实验四分析与详解（内看代码和思路）
06-14
内置选做和必做的的实验， 层层递进，逐步了解验证的结构，通俗易懂。 逐步实现了sv向uvm结构的过渡。 适合刚入门的小白， 作为System Verilog的学习值得推荐， 动手能力迅速提升。 注明： 本实验所用软件Questa Sim，配套使用，可以找我要相关软件的安装包。
路科V2实验一分析与详解（内看代码和思路）
06-11
内置四个小的实验， 适合刚入门的小白， 作为System Verilog的学习值得推荐， 动手能力迅速提升。 注明： 本实验所用软件Questa Sim，配套使用，可以找我要相关软件的安装包。
路科V2实验二分析与详解（内看代码和思路）---OOP思想的建立
06-12
内置四个小的实验， 由初级逐步提升难度， 适合刚入门的小白， 作为System Verilog的学习值得推荐， 动手能力迅速提升。 注明： 本实验所用软件Questa Sim，配套使用，可以找我要相关软件的安装包。
如何打造个人知识付费商业帝国
最新发布
AI天才研究院
10-22 579
《如何打造个人知识付费商业帝国》 关键词 知识付费 商业模式 内容创作 用户增长 风险管理 摘要 本文旨在探讨如何打造个人知识付费商业帝国。通过深入分
路科验证MCDF_uvmlab1
dinghj3的博客
05-09 4340
路科验证MCDF_uvmlab1代码与分析
路科验证MCDF_uvmlab3
dinghj3的博客
05-28 3772
实验笔记
IC验证培训——路科免费公开课直播|从小白到年薪50万的验证之路！
路科验证
08-25 2505
这周日晚7点半，路桑的验证直播课——《从小白到年薪50万的验证之路-路科带你学验证》就要登陆腾讯课堂啦 大家都会来的对吧~扫描二维码直接进入本期公共课群！ 也可以扫码呼叫momo小姐姐拉你进群 本次直播课共计90分钟，包含15分钟的自由提问时间，路粉们有什么问题都可以直接问路桑啦。在这90分钟内，路桑会和大家分享些什么呢？ 芯片验证职位概述 验证岗位的技术门槛 ...
评论
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值