【Questasim】报错002

1. 报错:
   找不到定义的文件
   ** Error: E:\004_v2pro_work\v2.2uvm1\lab2_2\tb.sv(3): Cannot find `include file “param_def.v” in directories:
   
2. 原因：
   .v文件和.sv不是同一个目录，没定义+incdir
3. 解决方法：
   ①右击文件，点击Compile,Compile Properties
   ②Other Verilog Options中点击Include Directory
   ③点击选择文件，选择目录文件夹
   ④白色框内就会自动加入目录：+incdir+E:/004_v2pro_work/v2.2uvm1/mcdf