1024*600 横向1024个像素点,纵向600个像素点。
HBP 行显示后延(水平同步信号后延), HFP行显示前延。
VBP 列显示后延 VFP列显示前延。
HOZVAL数据有效区,CLK上升沿数据有效,行DE高电平数据有效。
HSYNC行同步信号,低电平有效,代表一行的开始。
VSYNC垂直同步信号,代表一帧的开始。
VSPW帧有效信号。
FPGA中LCD驱动包括时钟分频模块,LCD显示模块,LCD驱动模块。
1024*600 横向1024个像素点,纵向600个像素点。
HBP 行显示后延(水平同步信号后延), HFP行显示前延。
VBP 列显示后延 VFP列显示前延。
HOZVAL数据有效区,CLK上升沿数据有效,行DE高电平数据有效。
HSYNC行同步信号,低电平有效,代表一行的开始。
VSYNC垂直同步信号,代表一帧的开始。
VSPW帧有效信号。
FPGA中LCD驱动包括时钟分频模块,LCD显示模块,LCD驱动模块。