毕业设计在做一些关于PTPD相关的毕业设计。原工程基于ISE以及XPS平台实现,由于项目需要,需要移植在VIVADO上,因此写一篇BLOG记录一下近三周来踩过的坑。
首先先记录一下硬件的搭建。关于PTP协议的实现,通过软硬件结合的方式,至于源码以及在XPS上实现的工程在github上均可以找到,本篇文章不再提供,重点在于记录软硬件协同工作及调试的过程。
1.硬件搭建部分:
搭建硬件的方式不再赘述,具体请参考米联客提供的《ZYNQ修炼秘籍》。具体做法即使用VIVADO中的Block Design。首先将各个模块独立封装成IP核,并且调入Block Design中。本其建立方法为:首先先配置ZYNQ,其中必须要的资源为UART, TTC(供后续的Petalinux使用),ENET(供项目中的以太网收发数据)SD(Linux启动方式为SD启动)。配置时,需要将ZYNQ中的ENET口配置为EMIO接口,只有这样才可以连入外部的以太网芯片,使得以太网直接接入PL端。时钟啥的自己配吧,根据项目需求对时钟的要求也不一样。本次项目核心模块为ha1588IP核,使用VIVADO自带的自动连接进行配置即可。在自动连接时,只连接AXI接口,时钟以及其他接口自行连接。
在编译和综合时,笔者出现过由于时序约束不满足的,而编译不通过的问题。后续了解到可以通过修改综合策略影响,见博文https://blog.csdn.net/FPGADesigner/article/details/82052504。然而比较玄学的是,