RISV-V架构的寄存器介绍

最新推荐文章于 2025-03-11 20:22:43 发布
最新推荐文章于 2025-03-11 20:22:43 发布
阅读量9.5k 收藏 47
点赞数 8
分类专栏： # RISC-V体系结构编程与实践 文章标签： RISC-V
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
本文链接：https://blog.csdn.net/weixin_42031299/article/details/132839814
版权

1、RISC-V的通用寄存器

在这里插入图片描述

（1）在编写汇编代码时，使用寄存器的ABI名字，一般不直接使用寄存器的编号；

（2）x0-x31是用来做整形运算的寄存器，f0-f31是用来做浮点数运算的寄存器；RISC-V一定有x0-x31寄存器，但是不一定有f0-f31寄存器，这要看支不支持浮点数运算；

（3）保存者：调用者保存就是在函数跳转前要保存的寄存器，被调用者保存就是在函数执行过程中要使用该寄存器必须将原来的值保存到栈中，在函数返回前要恢复；

（8）x8寄存器除了作为保存数据的寄存器s0，还可以作为栈指针FP。作为栈指针FP时，保存的是栈底，用于栈回溯，就是gdb调试看到的函数调用关系，在《RISC-V 体系结构编程与实战》的4.3节有介绍；

（9）x0寄存器是零寄存器，寄存器的永远是0，这是硬件决定的，读x0寄存器的值永远是0，写x0寄存器则没有效果；

1.2、s0寄存器什么时候作为fp？

（1）不作为FP：若在编译时，GCC使用"-fomit-frame-pointer"编译选项，则s0不会被作为FP， 这样能够避免保存，设置和恢复帧指针的指令，提高程序性能，同时对许多函数提供一个额外的寄存器。但是在大多数机器上将无法调试，因为没法栈回溯；

（2）作为FP： 若在编译时，GCC使用"-fno-omit-frame-pointer"编译选项，则s0被作为FP，可以进行栈回溯，方便调试，会降低程序性能；

2、RISC-V的系统寄存器

2.1、RISC-V的三种处理器模式

模式功能
M（Machine）模式具有对机器的全部访问权限，通常运行SBI
S（system）模式系统模式，通常运行uboot和kernel
U（user）模式用户模式，应用程序运行在此模式

2.2、CSR指令编码

在这里插入图片描述

字段含义
opcode指令操作码，说明该条指令时什么类型指令
rd目标寄存器
funct3功能码，进一步区分指令。比如CSR指令还细分为CSRRW、CSRRS等
rs1源操作数
csrCSR编码，也就是系统寄存器的编码

（1）访问系统寄存器需要通过CSR指令，上面是CSR指令的编码格式；

（2）系统寄存器的编码是12bit，对应CSR指令里的csr字段；

2.3 CSR地址空间映射

在这里插入图片描述

bit数含义
bit[11:10]表示系统寄存器的读写属性：0b11表示只读，其余表示可读可写
bit[9:8]表示允许访问该系统寄存器的处理器模式：0b00表示U模式，0b01表示S模式，0b10表示HS/VS，0b11表示M模式

（1）从地址空间映射可以指定，部分地址已经被RISC-V体系结构占用，用作固定功能系统寄存器的地址，还有部分地址是在RISC-V体系结构中没有定义的，用户在设计RISC-V架构芯片时可以自行增加系统寄存器；

（2）《RISC-V 体系结构编程与实战》的1.3节有介绍；

2.4 各个模式下的系统寄存器

2.4.1、U模式

在这里插入图片描述

2.4.2、S模式

在这里插入图片描述

2.4.3、M模式

在这里插入图片描述

3、什么是通用寄存器、系统寄存器？

（1） 通用寄存器：寄存器的功能没有提前定义，是给编写代码的程序员使用的，具体寄存器里保存的数据是什么含义，是由编写代码的程序员决定；

（2）系统寄存器：和处理器模式相关的寄存器，寄存器的每个bit都已经提前定义好，程序员只能按照规则来操作系统寄存器。比如：M、S、U各个模式下的系统寄存器，每个寄存器的每个bit都已经定义好了含义；

RISC-V寄存器说明
qq_43134430的博客
08-07 816
x0 zero 0值寄存器，硬编码为0，写入数据忽略，读取数据为0。x10~x11 a0~a1 函数传递参数寄存器或者函数返回值寄存器。x3 gp 用于通用指针 (global pointer)x8 s0/fp 需要保存的寄存器或者帧指针寄存器。x28~x31 t3~t6 用于存放临时数据寄存器。x5 t0 用于存放临时数据或者备用链接寄存器。x6~x7 t1~t2 用于存放临时数据寄存器。x12~x17 a2~a7 函数传递参数寄存器。x18~x27 s2-s11 需要保存的寄存器。
【跟我学RISC-V】（二）RISC-V的基础知识学习与汇编练习
April_Zhao的博客
05-04 6257
逐指令讲解和实践
RISC-V 指令学习笔记（基于CH32V103）
嵌入式学习记录站点
08-21 3182
RISC-V 指令学习笔记
RISC-V特权模式与寄存器
最新发布
非专业业余程序员
03-11 826
实现的三种特权模式分别为User/Application（用户模式，U Mode）、Supervisor（监管者模式，S Mode）和Machine（机器模式，M Mode），特权模式级别由低到高。上述的寄存器在用户模式都可见。机器模式是最高的特权模式，可以访问所有的硬件资源和状态寄存器，负责处理异常和中断（异常和中断没有被委托到监管者模式处理），以及启动和管理其他的特权模式。用户模式是最低的特权模式，可以运行应用程序，只能访问用户级的指令和寄存器，不能直接操作硬件，需要通过监管者模式或机器模式的服务。
【RISC-V】RISC-V寄存器
qq_43194080的博客
08-28 9107
【代码】【RISC-V】RISC-V寄存器简介。
【RISC-V】寄存器
Embedded Guru
05-21 2312
32个64位整型通用寄存器，x0~x3132个浮点数通用寄存器， f0~f31。
RISC-V学习笔记（二）：RISC-V寄存器和指令系统
weixin_75067193的博客
09-27 2164
摆烂才是王道
RISC-V指令与寄存器
热门推荐
Cerman的博客
12-19 1万+
在RISC-V项目调试和项目开发过程中，难免会遇到RISC-V体系结构和汇编的问题。比如笔者在利用编译生成的dump文件，对Nuclie处理器指令执行进行调试的过程中，就遇到了指令长度和指令操作的问题。
（一）RISC-V 指令集及寄存器介绍
heyangge的博客
11-20 1400
RISC-V 念作 “risk-five”，代表着 Berkeley 所研发的第五代精简指令集。该项目 2010 年始于加州大学伯克利（Berkeley）分校，希望选择一款 ISA用于科研和教学。List itemX86：太复杂，IP 问题List itemARM：一样的复杂，而且在 2010 年之前还不支持 64 位，以及同样的 IP 问题。risc-v 有32个通用寄存器（简写 reg），标号为x0 - x31，每个通用寄存器都有各自的用途。
RISV-V体系结构变成与实践阅读笔记
2201_75372556的博客
12-30 757
gcc 是一个 前端驱动程序，它将整个编译过程（编译、汇编、链接等）统一在一个命令中。在编译时，它会自动调用其他工具（如 汇编器（as） 和 链接器（ld）），并将它们串联起来。例如gcc 会调用 as 来处理 .s 汇编文件,调用 ld 来链接 .o 文件生成可执行文件。这使得你可以使用 gcc 命令一站式完成编译和链接的工作。简化的流程：编译：链接：如果你在汇编程序中定义了一个名为 _start 的入口点，而 GCC 和链接器默认会把程序的入口点设置为 main。
《RISC-V CPU 处理器设计（上）》第2章——RISC-V架构之魂
weixin_51130882的博客
07-18 1206
1.RISC-V的指令集使用模块化的方式进行组织。使用整数指令子集（以字母I结尾），便能狗实现完整的软件编译器。其他的指令集均为可选的模块，具有代表性的模块包括M/A/F/D/C。2.以上模块的一个特定组合“IMAFD”也称为“通用组合”，用英文字母G表示。3.为了提高代码密度，RISC-V架构提供可选的“压缩”指令子集，用英文字母C表示。压缩指令的编码长度为16位，而普通的非压缩指令的编码长度为32位。4.为了进一步减少面积，RISC-V 架构还提供一种“嵌入式”架构，用英文字母 E 表示。
riscv-probe:简单的机器模式程序可探查RISC-V控制和状态寄存器
05-25
riscv探针 简单的机器模式程序，用于探测RISC-V控制和状态寄存器。 riscv-probe当前为 ， 和内核构建。 riscv-probe是一种测试工具，旨在比较多个RISC-V模拟器和RISC-V硬件实现之间的CSR（控制和状态寄存器）。 riscv-probe包含libfemto，它是一个轻量级的裸机C库，符合POSIX.1-2017 / IEEE 1003.1-2017标准的简化版本。 libfemto可用作需要中断处理，基本字符串例程和printf的裸机RISC-V程序的起点。 依存关系 具有RISC-V GCC的多riscv-tools版本的riscv-tools最新版本。 建造 构建系统使用CROSS_COMPILE作为工具链前缀，并期望该工具链出现在PATH环境变量中。 CROSS_COMPILE的默认值为riscv64-unknown-elf-但是可以覆盖此默认
RISC-V 压缩指令集手册 中文版
03-09
介绍了RISC-V体系结构中的压缩指令集，有很多有用的指令以供参考。中文版
【RISC-V】risc-v架构学习笔记（架构初学）
m0_67403188的博客
07-31 8015
RISC-V架构提供31个用户可修改的通用(基本)寄存器，即x1到x31，以及一个额外的只读寄存器x0，硬连接到0。x0寄存器的一个常见用途是帮助将其他寄存器初始化为零。共有31个通用寄存器。其中7个是临时寄存器(t0t6)。a0a7用于函数参数。s0s11用于保存寄存器或函数定义内。一个堆栈指针，一个全局指针和一个线程指针寄存器。一个返回地址寄存器(x1)，用于存储函数调用的返回地址。一个程序计数器(pc)。PC保存着当前指令的地址。所有寄存器都可以作为通用寄存器使用。...
了解 RISC-V 架构，它可以替代 ARM吗？
私信我，领取入门资料包+工具包
04-16 5374
本文主要介绍RISC-V 架构，并与流行的ARM架构比较。在我们开始比较这两种架构之前，读者必须了解指令集架构的含义。 指令集架构 (ISA)基本上是汇编级程序员或编译器编写者可见的机器部分。ISA 是软件与硬件的之间的桥梁、交汇点。ISA 定义了机器及其微架构本身可以理解的命令/指令，还定义了如何存储、访问和实现指令。 我们使用计算机可以理解的语言向计算机的硬件发出指令。计算机语言由称为指令的单词组成，而词汇表称为指令集。指令集告诉我们每条指令的功能以及指令在内存中的表示方式（编码）。 架构描述了处
浅谈RISC-V指令集与寄存器
m0_57354609的博客
04-10 773
risc-v指令集与寄存器介绍。以rv32I为例。
RISC-V通用寄存器
swh547的博客
04-10 818
riscv通用寄存器riscv通用寄存器 riscv通用寄存器 寄存器 调用名字 用途 x0 zero 常数 0 x1 ra 返回地址 x2 sp 栈指针 x3 gp 全局指针 x4 tp 线程指针 x5-x7 t0-t2 临时存储 x8 s0/fp 保存用寄存器/帧指针（配合栈指针界定一个函数的栈） x9 s1 保存用寄存器 x10-x11 a0-a1 函数参数/返回值 x12-x17 a2-a7 函数参数 x18-x27 s2-s11 保存用寄存器
【RISC-V】寄存器及 PCS(过程调用标准)
tyustli
07-11 2026
为了确保函数的正确执行，需要保存这些寄存器的值，以便在函数执行完毕后能够恢复调用者原来的寄存器值。通过将这些寄存器的值保存到堆栈中，函数可以在执行期间使用堆栈空间来保存自己的局部变量和临时值，而不会覆盖调用者的寄存器值。具体来说，它将寄存器的值保存在栈指针(sp)指向的内存位置上，每个寄存器的值占据4个字节的空间。这段代码的作用是将之前保存在栈上的寄存器值恢复到相应的寄存器中，通常用于函数返回之前的清理工作。函数调用时需要保存这些寄存器的原因是为了保护调用者的寄存器值，以便函数执行时不会干扰调用者的代码。
RISC-V 整型通用寄存器介绍
17岁boy的博客
08-17 4004
x0/zerox0寄存器又被称为zero寄存器，它的读写是无效的，它的值只能为0，这是为了让编译器进行优化上面这段汇编的作用是进行相加运算，将x2和x3寄存器的值相加的结果并放入x1寄存器，但是如果x3寄存器的值为0当RISC-V处理器执行这条指令的时不会去读取x0寄存器的值，会直接按0来运算，这样就可以省去与0做运算时读取的步骤。RISC-V处理器在设计时只要涉及到x0寄存器的读取一律按0来处理不会去读取x0的寄存器，这么做的目的是为了方便编译器优化某些运算。
risv-v指令集的好处
03-19
RISC-V（Reduced Instruction Set Computer - Five）是一种开源的指令集架构（ISA），它具有以下几个好处： 1. 开放性和自由度高：RISC-V是一个开源的指令集架构，任何人都可以免费使用、设计和定制。这使得RISC-V非常适合于教育、研究和创新，同时也促进了硬件和软件的生态系统的发展。 2. 简洁而灵活的指令集：RISC-V采用了精简的指令集设计，使得指令集更加简洁和易于理解。同时，RISC-V还提供了可选的扩展指令集，可以根据需求进行定制，从而满足不同应用场景的需求。 3. 跨平台兼容性：RISC-V的指令集架构是与特定硬件实现无关的，这意味着可以在不同的处理器架构上实现RISC-V指令集，并且可以在不同的操作系统上运行RISC-V程序。这种跨平台兼容性使得RISC-V成为了一个通用的指令集架构。 4. 高性能和低功耗：由于RISC-V采用了精简的指令集设计，使得指令执行更加高效。同时，RISC-V还支持硬件流水线和超标量技术，可以提高指令的并行执行能力，从而提高处理器的性能。此外，RISC-V还支持动态电压频率调节（DVFS）等功耗优化技术，可以降低处理器的功耗。 5. 可扩展性和可定制性：RISC-V提供了可选的扩展指令集，可以根据应用需求进行定制。这种可扩展性和可定制性使得RISC-V非常适合于各种不同的应用场景，包括嵌入式系统、物联网设备、高性能计算等。
评论
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包

打赏作者

正在起飞的蜗牛

你的鼓励将是我创作的最大动力

¥1 ¥2 ¥4 ¥6 ¥10 ¥20
扫码支付：¥1
获取中
扫码支付

您的余额不足，请更换扫码支付或充值

打赏作者

实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值