RISC-V架构的不可屏蔽中断（NMI：Non-Maskable Interrupt）介绍

于 2024-03-06 19:12:05 发布
阅读量789 收藏 19
点赞数 25
分类专栏： # RISC-V体系结构编程与实践 文章标签： risc-v 架构 java
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
本文链接：https://blog.csdn.net/weixin_42031299/article/details/136273373
版权

1、RISC-V特权架构官方文档描述

在这里插入图片描述

  • NMI是处理器核心的一种特殊输入信号，经常用于表示系统级别的紧急错误（比如：外部硬件错误等）。在遇到NMI后，处理器应该立即中止当前程序的执行，并处理NMI错误
  • 在RISC-V架构中，NMI不可以被屏蔽，这意味着如果发生NMI中断，处理器必须中止当前程序的执行，并跳转到NMI的处理程序
  • NMI中断的常见用法：程序出现异常（可能把全局中断禁止，此时一般中断都没法响应）没有及时喂狗，看门狗超时后触发NMI中断，可以在NMI中断中保存现场情况以为后期排查问题，看门狗隔一定时间会强制将芯片复位。

2、芯来官网NMI中断介绍

在这里插入图片描述

https://doc.nucleisys.com/nuclei_spec/isa/nmi.html

3、进入NMI处理模式

3.1、进入NMI模式的前期处理

在这里插入图片描述

  • 以NMI为例，芯莱处理器的硬件行为在“The overall process of NMI”章节描述。注意，下面的操作在一个周期中同时完成：

    • 更新CSR寄存器：mepc和mstatus
    • 更新mcause
      • 在芯来的处理器中，NMI在mcause中的值是独特的
    • 停止执行当前的程序，从mnvec中定义的PC地址开始执行
    • 更新核心的特权模式和机器子模式
      • 这个在芯莱的处理器中是独特的，将在后面的章节详细描述

3.2、从mnvec寄存器的PC地址开始执行

  • 在发生NMI后，处理器跳转到mnvec定义的PC地址执行。mnvec有两个潜在值被mmisc_ctl寄存器控制
    • 当mmisc_ctl[9]=1时，mnvec的值等于mtvec的值，这意味着NMI和异常共享同一个陷入地址
    • 当mmisc_ctl[9]=0时，mnvec的值等于reset_vector的值。reset_vector是重启的时候PC的值，也就是复位的时候第一句代码取值的地址。reset_vector是核的输入信号

3.3、更新mcause寄存器

  • 当发生NMI时，硬件会自动将NMI的编码保存到mcause寄存器中，异常、中断和NMI都有专属的trap ID。NMI的trap ID有两种潜在的值被mmisc_ctl寄存器控制

    • mmisc_ctl[9]=1时，NMI的trap ID是0xfff
    • mmisc_ctl[9]=0时，NMI的trap ID是0x1

  • 软件可以通过查询Trap ID区分出陷入原因，并且对不同的陷入类型构建对应的处理函数

3.4、更新特权模式

  • NMI是在M模式下处理，所以，当发生NMI时，特权模式需要切换到M模式

3.5、更新机器子模式

在这里插入图片描述

  • 机器子模式在msubm寄存器中定义，TYP是实时更新的，当发生NMI时，机器子模式将被更新到NMI处理模式：
    • msubm.TYP被更新成NMI处理模式，以此反应当前的机器子模式是NMI处理模式
    • msubm.PTYP的值将会被更新成发生NMI之前的msubm.TYP，msubm.PTYP用来在退出NMI处理模式时恢复msubm.TYP

3.6、补充：msubm寄存器

在这里插入图片描述

  • msubm寄存器是芯莱的芯片所特有的，用来保存当前的机器子模式和在进入当前异常前的机器子模式

4、退出NMI处理模式

在这里插入图片描述

  • 处理完NMI后，处理器最终需要退出NMI处理程序，并返回执行主程序
  • 因为NMI是在M模式下处理，所以软件需要执行mret命令来退出NMI处理程序
  • 注意下面的硬件操作是在一个周期里同时完成：
    • 停止执行当前的NMI处理程序，从mepc寄存器中定义的PC地址开始执行
    • 更新mstatus寄存器
    • 更新特权模式
  • 更新机器子模式（这是芯莱科技的芯片所特有的）

4.1、更新机器子模式

  • msubm.TYP的值表明处理器实时的机器子模式。在执行mret指令后，硬件会自动使用msubm.PTYP的值去恢复处理器的机器子模式

4.2、NMI服务程序

  • 当发生NMI时，处理器将跳转到mnvec定义的地址处执行程序，这个程序通常是NMI的服务程序。
  • 注意：当进入和退出NMI时，因为没有硬件去保存和恢复执行环境上下文，所以需要软件用指令去保存和恢复执行环境上下文
正在起飞的蜗牛
关注
  • 25
    点赞
  • 踩
  • 19
    收藏
    觉得还不错? 一键收藏
  • 打赏
    打赏
  • 0
    评论
专栏目录
The RISC-V Instruction Set Manual Volume I-Unprivileged ISA V20180801-draft
10-28
The RISC-V Instruction Set Manual Volume I-Unprivileged ISA V20180801-draft
RISC-V特权级寄存器及指令文档
Pandacooker的博客
05-08 1万+
RISC-V特权级寄存器及指令文档 M态寄存器 1. ISA寄存器 misa（read-write） base域： 1.编码了内部支持的ISA宽度. 2.当重置时，总是设置为支持的最宽ISA extensions域： 功能： 1.编码了现有的标准扩展。依照每个字母一位的方式 ，第0位代表A，第25位代表Z。 保留位总返回0 2.重置时为最大的扩展集合 2. mstatus 寄存器 XLEN-bit read/write register 寄存器结构： 位描述： xIE域： 当硬件线程运行于x模式，
rars:RARS-RISC-V汇编程序和运行时模拟器
05-14
RARS-RISC-V汇编程序和运行时模拟器 RISC-V汇编器，模拟器和运行时RARS将汇编和模拟RISC-V汇编语言程序的执行。 它的主要目标是为开始使用RISC-V的人们提供一个有效的开发环境。 特征 RISC-V IMFDN基础（riscv32和riscv64） 多个匹配MARS或SPIKE行为的系统调用。 支持使用断点和/或ebreak进行调试 从伪指令到机器码的中间步骤并排比较 使用打开的文件或目录的多文件程序集 文献资料 可在上找到有关受支持的，，等的文档。 可以通过帮助菜单访问下载内容中包含的文档。 下载 RARS作为可执行jar分发。 您至少需要Java 8才能运行它。 可以在找到最新的稳定版本，可以在找到具有最新发展的，并且包含以前所有带有发行说明的稳定发行版。 或者，如果您希望制作自己的jar和/或修改代码，则应使用git clone https://gith
Renesas瑞萨电子采用Andes RISC-V 32位CPU内核 开发其首款RISC-V架构ASSP产品
01-19
半导体解决方案供应商瑞萨电子集团（TSE：6723）今日宣布，与RISC-V架构嵌入式CPU内核及相关SoC开发环境的  供应商——Andes Technology启动技术IP合作。瑞萨选择AndesCoreTM 32位RISC-V CPU内核IP，应用于其全新的专用标准产品中，并将于2021年下半年开始为客户提供样片。　　Andes Technology公司总裁Frankwell Lin表示：“瑞萨作为  MCU供应商，已将Andes RISC-V内核设计到其预编程的专用标准产品中，对此我们感到十分荣幸。瑞萨和Andes有着相同的愿景——迎接RISC-V成为片上系统芯片（SoC）主流CPU指
20210328-RISC-V_K_扩展概述文档1
08-04
1. AddRoundKey：矩阵中的每个字节都与该轮的“回合密钥”做XOR（异或）运算 2. SubBytes：透过个线性的替换函数（S-box），替换每个字
NMI(Non Maskable Interrupt) 不可屏蔽中断
热门推荐
12-13 3万+
NMI (Non Maskable Interrupt)——不可屏蔽中断(即CPU不能屏蔽)   无论状态寄存器中 IF 位的状态如何,CPU收到有效的NMI必须进行响应;NMI是上升沿有效;中断类型号固定为2;它在被响应时无中断响应周期.不可屏蔽中断通常用于故障处理(如:协处理器运算出错,存储器校验出错,I/O通道校验出错等). 　　IF = Interrupt Flag(中断状
linux nmi,NMI是什么
weixin_35225144的博客
05-25 3213
NMI(non-maskable interrupt)，就是不可屏蔽的中断。根据Intel的Software Developer手册Volume 3，NMI的来源有两个：– NMI pin– delivery mode NMI messages through system bus or local APIC serial busNMI通常用于通知操作系统发生了无法恢复的硬件错误，也可以用于系统调...
1556_AURIX_TC275_复位系统控制单元
小灰笔记
12-07 693
全部学习汇总： GreyZhang/g_TC275: happy hacking for TC275! (github.com)这是上一部分没有看完的CCU的核心寄存器的存储映射信息，只是一个汇总，没有需要着重处理的分析点。复位控制单元涉及到的几个大功能：基本复位、外部复位、软件Boot支持以及NMI trap生成。1. 冷复位以及热复位都有好几种，调试复位属于特殊的复位类型。2. 复位类型包括：上电复位、系统复位、调试复位、应用复位、模块复位。其中，应用复位的过程中，SCU的模块只有一部分复位。从这个表格
1560_AURIX_TC275_NMI Trap以及PMC
小灰笔记
12-10 637
类似的供电的几种模式在DataSheet中是有介绍的，但是当时没有看到HWCFG的PIN组合能够对应什么具体的功能。这个是针对硬件的PIN的功能属性做了一个更加直观的功能列述表。1. 这个模块跟整个MCU的供电系统是有很大的关系的，由于有这个模块的设计，TC275单片机可以实现单电源的设计。这里的寄存器中给出了几个不同类型的trap的关闭方法。2. 从这一页的描述看，供电的控制其实主要还是由HWCFG来控制的。1. 有些EVR的设计可是用开关电源的模式，也可以用LDO的模式。
NMI中断概要
叫好与叫座虽然不是对立面，但想在同一个作品中达到双重效果很难。
01-01 5674
我推荐学习这个过程的两个关键点：联想、对比、问问题在学习NMI的这个过程中，我们要联想着我们之前学习的FIQ、IRQ，也要与其进行对比，并在这个过程中不断的对比这些之间的区别。外部硬件的中断是通过两根信号线通知CPU的，这两根信号线就是INTR(INTeRrupt)和NMI(Non Maskable Interrupt)。NMI中断，不可屏蔽中断，产生这个中断的时候，表示系统发生了致命的错误。INTR可屏蔽中断。后者的INTR其中就包含了我们的FIQ、IRQ。
RISC-V，异构IoT时代全新架构.pdf
01-09
由西南证券发布的研究报告：《RISC-V：异构IoT时代全新架构》，作者：陈杭，曹辉。 讲述了有关RISC-V发展，与arm，x86的对比，以及在IoT时代的发展趋势。具体章节包括： 1.RISC-V简介 2.CPU主流架构 3.x86、ARM、RISC-V 4.RICS-V的设计理念及优势 5.RISC-V的历史沿革与市场应用 6.RISC-V目前存在的缺点和竞争对手 7.国内芯片自主可控的机会
risc-v-getting-started-guide:RISC-V官方入门指南
05-03
RISC-V入门指南 这是的存储库，该是RISC-V基金会准备的入门资料，托管在Read The Docs中，以向您显示从哪里开始，如果您有兴趣开发免费和开源的ISA。 有关RISC-V本身的详细信息，请参见。 您也可以为《入门指南》做出贡献！ 我们总是很乐意添加更多平台和示例，并使本指南对读者更具吸引力。 有关详细信息，请参见下面的。 编制指南 该指南是使用Sphinx构建的，Sphinx是一个流行的文档框架，例如，基于reStructuredText由Python，Zephyr和Linux使用。 Sphinx可以通过Python软件包管理器pip进行安装： pip install sphinx （有关详细说明，请参阅 ） 要编译本指南HTML版本，请使用： make html 输出将位于build/目录中。 您还可以生成PDF，这需要TeX和其他一些工具。 贡献 RISC
FPGA的boorloader，RISC-V架构
12-21
用于裸机应用程序的引导加载程序。从SPI闪存加载应用程序 进入DDR内存并启动在DDR内存中运行的应用程序。 DIP开关允许在重置时运行应用程序或 更新存储在SPI闪存中的应用程序。 应用程序更新使用YModem协议通过UART端口传输。
RISC-V嵌入式开发 (1).pdf
03-19
RISC-V嵌入式开发 (1).pdf
单周期RISC-V架构CPU的设计
07-28
这里我上传两个资源，一个是最后调试完的代码，可以直接运行仿真，另外一个是调试之前的，大家如果感兴趣，想体验自己调试的过程可以参考我写的《仿真调试篇》，自己动手debug。
机组大作业：基于RISC-V架构的45条指令单周期CPU设计
01-20
内含CPU所有Verilog源码、论文详细解析，作业成绩为优秀 所有代码和论文皆为原创，严禁二次转载！
RISC-V官方手册和相关资料（特权架构 & 非特权架构 & 中文资料）
01-20
包含三份资料：RISC-V特权架构规范 & RISC-V非特权架构规范 & 中文手册
RISC-V学习资料 RISC-V开放架构设计之道 The RISC-V Reader
最新发布
04-08
RISC-V开放架构设计之道 The RISC-V Reader
risc-v 架构手册
07-09
### 回答1： RISC-V架构手册是一本介绍RISC-V指令集体系结构的重要参考资料。RISC-V是一种开放的指令集架构，具有可扩展性、灵活性和高效性的特点。 首先，RISC-V架构手册详细介绍了RISC-V指令集中的所有指令，包括常用的算术指令、逻辑指令、存取指令、分支指令等。它不仅列出了每个指令的编码格式和操作码，还详细说明了每个指令的功能和使用方法。这样的信息对于开发RISC-V处理器的工程师来说至关重要。 其次，RISC-V架构手册还介绍了RISC-V处理器的基本结构和中断处理机制。它详细解释了数据通路、控制单元和存储器等组件的连接方式和工作原理。同时，手册还讨论了RISC-V处理器的中断处理流程，包括中断的触发条件、中断处理程序的执行和中断返回等。这对于编写操作系统或者驱动程序的开发者来说非常有帮助。 此外，RISC-V架构手册还包含了关于扩展特性和可选模块的说明。它介绍了如何在RISC-V架构上扩展自定义指令或者功能，以及如何添加可选的模块，如浮点单元、虚拟内存管理等。这样的灵活性使得RISC-V架构非常适合于各种应用领域，从嵌入式系统到超级计算机。 总的来说，RISC-V架构手册是开发人员和研究人员掌握RISC-V指令集和架构设计的重要参考资料。它全面介绍了RISC-V指令集的各个方面，并提供了实现RISC-V处理器的指导。通过学习和理解这本手册，人们可以更好地应用和推广RISC-V架构，推动开源指令集的发展。 ### 回答2： RISC-V(精简指令集计算机-五)架构手册是一份完整的指南，用于描述和解释RISC-V计算机架构的细节和规范。这个手册为开发者和研究人员提供了一个详细的参考，以了解和标准化他们在RISC-V处理器设计和实现方面的工作。 RISC-V架构手册包含多个章节和附录，涵盖了RISC-V指令集的不同方面。它首先介绍了RISC-V的设计原理和目标，比如简洁性、可扩展性和定制化能力。然后，手册详细说明了RISC-V指令集的不同指令格式和编码规则，包括指令解码过程和操作码的定义。 这个手册还涵盖了RISC-V的寄存器和寄存器文件，描述了它们的使用方法和特殊规则。此外，手册还提供了关于异常处理机制和中断处理机制的解释，以及RISC-V中的特权级别和特权模式的详细信息。 RISC-V架构手册还包含了有关内存管理单元(MMU)和虚拟内存系统的信息，说明了RISC-V支持的不同内存访问方式和存储体系结构的细节。此外，手册还提供了有关浮点运算和向量指令集的详细说明以及其使用方法。 除了这些主要内容外，RISC-V架构手册还提供了一些附录，包括指令集的变种和扩展，以及示例代码和编程实例。这些附录为开发者提供了实际应用和开发RISC-V处理器的指导支持。 总之，RISC-V架构手册是一个重要的参考资料，用于理解和使用RISC-V计算机架构。它的详细说明和规范为开发者提供了标准化和统一化的参考，以便设计、实现和优化RISC-V处理器。 ### 回答3： RISC-V架构手册是一本详细介绍RISC-V指令集架构的重要参考资料。RISC-V是一种新兴的开源指令集架构，其优势在于简洁、可扩展和高度灵活。RISC-V架构手册系统地介绍了RISC-V指令集的各种特性和用法。 首先，RISC-V架构手册提供了RISC-V指令集的全面介绍。它详细解释了RISC-V的指令编码方式、寄存器组织、内存管理机制等基本概念。通过学习手册，人们可以了解到RISC-V指令的格式和操作方式，从而能够编写符合RISC-V架构的程序。 其次，RISC-V架构手册系统介绍了RISC-V的扩展指令集。RISC-V提供了一种模块化的设计理念，允许用户根据不同的应用需求选择使用不同的指令集扩展。手册详细介绍了RISC-V的各种扩展，如乘法/除法扩展、向量扩展等，并提供了使用这些扩展的示例和指导。 另外，RISC-V架构手册还介绍了RISC-V的异常处理和中断机制。这些机制对于系统安全和稳定运行非常重要。手册详细解释了异常和中断的分类、处理流程以及相关的指令和寄存器。通过学习手册，人们可以了解到如何在RISC-V架构中设计有效的异常处理和中断控制机制。 最后，RISC-V架构手册还介绍了RISC-V的特殊指令和特殊寄存器。这些特殊指令和寄存器常用于系统级编程和性能优化。手册提供了这些指令和寄存器的详细说明和使用方法，帮助人们充分发挥RISC-V架构的优势。 综上所述，RISC-V架构手册是学习和理解RISC-V指令集架构的重要工具。通过研读手册，人们可以掌握RISC-V的基本概念、指令格式和操作方式，进而能够灵活应用RISC-V的各种扩展和特殊功能，为不同的应用场景设计高效的RISC-V架构系统。

“相关推荐”对你有帮助么？

  • 非常没帮助
  • 没帮助
  • 一般
  • 有帮助
  • 非常有帮助
提交
评论
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包

打赏作者

正在起飞的蜗牛

你的鼓励将是我创作的最大动力

¥1 ¥2 ¥4 ¥6 ¥10 ¥20
扫码支付：¥1
获取中
扫码支付

您的余额不足，请更换扫码支付或充值

打赏作者

实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值