RISC-V架构的三种特权模式如何切换

已于 2024-07-02 08:49:46 修改
阅读量1.8k 收藏 13
点赞数 11
分类专栏： # RISC-V体系结构编程与实践 文章标签： risc-v
于 2024-03-20 20:25:23 首次发布
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
本文链接：https://blog.csdn.net/weixin_42031299/article/details/136843807
版权

1、RISC-V的三种特权模式

特权模式功能描述
机器模式（M-mode）具有最高特权等级，具有访问所有资源的权限，通常运行固件和内核
管理员模式（S-mode）权限要比M模式低，通常是用来运行操作系统内核
用户模式（U-mode）级别最低的模式，它不能访问硬件资源，只能访问某些通用寄存器和通用指令，一般用于执行应用程序
  • 芯片不一定会实现三种特权模式，可以只实现其中的部分特权模式，但是M模式是必须要实现的
    • 单片机（运行RTOS）：通常只有M模式和U模式，或者只有M模式
    • 通用SOC（运行linux）：M、S、U模式
  • 芯片在启动时，默认是处于M模式
  • 特权级别：M模式 > S模式 > U模式

2、三种特权模式之间的切换

在这里插入图片描述

  • 从M模式返回低特权模式，使用mret命令，会返回到切换M模式之前的模式
  • 从S模式返回低特权模式，使用sret命令，会返回到切换S模式之前的模式
  • U模式可以通过ecall指令切换到高特权模式，至于是切换到M模式还是S模式，取决于是M模式还是S模式来处理U模式的系统调用，这个异常委托有关
  • medeleg是RISC-V架构定义的异常委托寄存器，默认所有异常都是M模式处理，但是可以设置medeleg寄存器把部分异常交由S模式处理

3、高特权模式切换到低特权模式

3.1、低特权模式 -> 高特权模式 -> 低特权模式

  • 这种是最常见的情况，程序运行在低特权模式，遇到中断、异常陷入到高特权模式，执行mret或者sret命令返回低特权模式
  • 执行mret指令的硬件行为与异常处理模式下执行mret指令的行为相同。切换到高特权模式时，硬件会更新相关寄存器来记录低特权模式下的运行信息，通过保存现场、恢复现场来达到从高特权模式切换到低特权模式继续执行
  • 参考博客：《RISC-V架构——中断处理和中断控制器介绍》；

3.2、高特权模式 -> 低特权模式

/ Switch Machine sub-mode to User mode /

li t0， MSTATUS_MPP //MSTATUS_MPP的值为0x00001800，即对应mstatus的MPP位域

csrc mstatus， t0 // 将mstatus寄存器的MPP位域清为0就，设置陷入M模式之前CPU模式是U特权模式

la t0， 1f // 将前面的标签1所在的PC地址赋值给t0

csrw mepc， t0 // 将t0的值赋值给CSR寄存器mepc，执行mret命令后，CPU从mepc寄存器中保存的地址处开始执行

mret // 执行mret指令，则会将模式切换到UserMode，并且从前的标签1处开始执行

// 程序（标签1即为mret的下一条指令的位置）

1: // 标签1的位置，U模式要运行的程序
  • 芯片启动时是运行在M模式，当完成初始化操作需要切换到U模式或者S模式运行，同样是执行mret命令实现
  • 和3.1节不同，因为不是从低特权模式切换到高特权模式，不存在保存现场，自然也不存在恢复现场所以需要软件自己构建恢复现场
  • 构建恢复低特权模式的现场，就是设置相关的寄存器，指定切换到哪个低特权模式、什么地址执行等，和中断返回的恢复现场是一样的

4、低特权模式切换到高特权模式

  • 异常、响应中断或者NMI的方式，这是异步的，软件不可控
  • 执行ecall命令陷入高特权模式，这是软件主动切换到高特权模式
正在起飞的蜗牛
关注
专栏目录
risc-v特权模式
Leo ICer的博客
01-08 5844
risc-v架构定义了3种工作模式，又称为特权模式（privileged mode）。 机器模式（machine mode），简称M模式； 监督模式（supervisor mode），简称S模式； 用户模式（user mode），简称U模式。 risc-v架构定义机器模式为必选模式，另外两种模式为可选模式，通过不同的模式组合可以实现不同的系统。 risc-v架构支持几种不同的存储器地址管理机制，包括对物理地址和虚拟地址的管理机制，使得risc-v架构能够支持从简单的嵌入式系统（直接操作物理地址）到复
RISC-V的特权规范
11-01
RISC-V特权规范文档是一份详细介绍了RISC-V处理器体系结构中的特权模式的规范。该文档主要介绍了RISC-V处理器体系结构中的各种特权模式，包括机器模式、超级用户模式和用户模式等。 该文档是RISC-V处理器架构中的重要参考文献，它为CPU设计人员、操作系统开发人员和驱动程序开发人员等提供了必要的指导和参考信息。
riscv-probe:简单的机器模式程序可探查RISC-V控制和状态寄存器
05-25
riscv探针 简单的机器模式程序，用于探测RISC-V控制和状态寄存器。 riscv-probe当前为 ， 和内核构建。 riscv-probe是一种测试工具，旨在比较多个RISC-V模拟器和RISC-V硬件实现之间的CSR（控制和状态寄存器）。 riscv-probe包含libfemto，它是一个轻量级的裸机C库，符合POSIX.1-2017 / IEEE 1003.1-2017标准的简化版本。 libfemto可用作需要中断处理，基本字符串例程和printf的裸机RISC-V程序的起点。 依存关系 具有RISC-V GCC的多riscv-tools版本的riscv-tools最新版本。 建造 构建系统使用CROSS_COMPILE作为工具链前缀，并期望该工具链出现在PATH环境变量中。 CROSS_COMPILE的默认值为riscv64-unknown-elf-但是可以覆盖此默认
RISC-V特权架构 - 模式切换与委托
百里杨的博客
04-08 1483
若medeleg中该异常对应bit为1，表示该异常，需要委托给S模式处理，则更新scause、sepc、stval、mstatus、pc这些S模式寄存器，并切换到S模式；若bit为0，表示不委托，则更新mcause、mepc、mtval、mstatus、pc这些M模式寄存器，并切换到M模式，异常服务程序执行完毕后，通过mret指令返回到之前的模式。因此，系统调用，这种异常的处理，与《2.1 异常处理的模式切换》完全一致，不再赘述。更新寄存器，进入模式，以及返回指令，与异常处理时，完全一致，不再赘述。
RISC-V 指令架构 -- 模式切换
2301_76288931的博客
03-01 2425
[一分钟系列] RISC-V 指令架构 -- 特权模式 本文介绍了RISC-V的特权模式，并提供了模式切换的参考代码。
RISC-V Machine Mode 和 User Mode 相互切换
zoomdy's blog
08-31 9130
M模式下使用mret指令进入U模式，U模式下使用ecall指令进入M模式。
RISC-V特权架构 - 特权模式与指令
百里杨的博客
02-27 4239
例如，当多个处理器或线程同时访问和修改共享内存时，如果没有适当的同步机制，就可能出现一个处理器读取到的内存值是另一个处理器尚未写入的旧值的情况，从而导致程序行为的不正确。它会从特定的CSR寄存器（如sstatus、sepc等）中恢复监督模式的状态信息，并将sepc寄存器中的值复制到程序计数器（PC），从而确保处理器从正确的地址开始执行用户模式的程序。需要注意的是，sret指令只能在监督模式下执行，并且只有在软件修改了相应CSR寄存器的字段以指定要返回到的模式之后，才能安全地使用该指令进行返回操作。
RISC-V官方手册和相关资料（特权架构 & 非特权架构 & 中文资料）
01-20
3. **RISC-V-Reader-Chinese-v2p1.pdf**：这是一份中文版的RISC-V手册，提供了对RISC-V架构的详细解释，对于中文读者来说，这是一个非常有价值的资源。它帮助理解和应用RISC-V指令集，包括基础指令、浮点运算、向量...
RISC-V资料集合(RISC-V-Reader-Chinese-v2p1).rar
10-14
总的来说，这个压缩包提供了全面的RISC-V学习资源，不仅适合初学者理解RISC-V的基本概念和工作原理，也适合高级开发者深入研究RISC-V的特权模式和扩展特性。通过这些资料，读者可以掌握如何设计和实现基于RISC-V的软...
RISC-V中文架构手册
04-11
1. **RISC-V架构基础** RISC-V的核心设计原则是精简指令集，它将复杂的微指令分解为简单的单周期指令，从而提高执行效率。架构分为I（整数）、M（乘法和除法）、A（原子操作）、C（压缩指令）和F/D/S（浮点运算）等...
riscv特权指令集
08-15
特权指令集设计介绍，难得的参考资料，中文版，非常有用
RISC-V架构生态及相关学习记录
weixin_47983247的博客
06-10 725
RISC-V架构生态及相关学习记录
RISC-V 特权架构
m0_53157173的博客
06-11 1581
RISC-V 特权架构
RISC-V特权级别
17岁boy的博客
07-27 1947
所以内核分两部分，运行在M模式下的代码为内核提供访问硬件资源的能力，而S模式下的代码则更加灵活。里的最高权限模式，它具有访问所有资源的权限，它的代码是百分百可信的，通常运行在这个模式下的为。下，通常内核里有一段代码是运行在M模式下和S模式下，M模式下的代码为S模式下的代码提供。而S模式下的内核主要是为应用程序提供。里不同的模式下指令集是不同的，不能互相调用，运行在这个模式下的程序为最高权限，它属于。下的，在这个模式下内核需要初始化所有的。，在最初系统启动阶段内核是运行在。，在这个模式下具有和。
risc-v system instruction
major的博客
12-14 2263
ecall 指令以前叫做 scall，用于执行环境的变更，它会根据当前所处模式触发不同的执行环境切换异常, 用来执行需要更高权限才能执行的功能;简单来说，ecall 指令将权限提升到内核模式并将程序跳转到指定的地址。操作系统内核和应用程序其实都是相同格式的文件，最关键的区别就是程序执行的特权级别不同。所以 Syscall 的本质其实就是提升特权权限到内核模式，并跳转到操作系统指定的用于处理 Syscall 的代码地址。
RISC-V简单介绍
qq_29023095的博客
04-30 5232
RISC-V学习分享 一、指令介绍 1.1 指令集描述 四种核心指令格式：R、I、S、U模式。 R型指令：寄存器 - 寄存器间的算术和逻辑操作。指令格式：xxx rd, rs1, rs2; x[rd] = x[rs1] + x[rs2]. I型指令：寄存器和立即数之间的算术和逻辑操作以及访存load操作。指令格式：xxx rd, symbol; li rd, immediate; la rd, symbol; S型指令：访存Store操作。指令格式：xxx rs2, offset(rs1); M[x[
riscv笔记之：中断/异常与CSR寄存器
热门推荐
fdfasf的博客
09-22 1万+
riscv概念基础
risc-v异常处理
heyangge的博客
11-27 360
S-mode : 内核模式。通常情况下，操作系统在此模式下执行。M-mode：机器模式。最高权限，所有的 RISCV 处理器都应该实现的模式。通常情况下处理器发生中断和异常时在此模式下进行处理。同步异常：IO，illegal, page fault，miss_aligh 等来自处理器内部的发生的异常。异步异常（中断）：鼠标，键盘，Timer 等外部事件。Riscv 有三种特权模式，分别是 U-mode、S-mode、M-mode。U-mode : 用户模式。通常情况下用户编写的程序都在该模式下执行。
RISC-V特权模式
最新发布
weixin_42559575的博客
05-22 436
RISC-V 三种特权模式及其特点
评论 2
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包

打赏作者

正在起飞的蜗牛

你的鼓励将是我创作的最大动力

¥1 ¥2 ¥4 ¥6 ¥10 ¥20
扫码支付：¥1
获取中
扫码支付

您的余额不足，请更换扫码支付或充值

打赏作者

实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值