RISC-V架构中mret、sret、ret三个指令的区别

最新推荐文章于 2024-08-16 14:53:45 发布
最新推荐文章于 2024-08-16 14:53:45 发布
阅读量3.9k 收藏 8
点赞数 7
分类专栏： # RISC-V体系结构编程与实践 文章标签： risc-v
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
本文链接：https://blog.csdn.net/weixin_42031299/article/details/136844715
版权

1、ret指令

  • ret用于函数调用时返回。可以把C语言函数反汇编，可以看到最后一句反汇编代码都是ret，对应于C语言的return语句
  • 执行ret函数后，会把PC设置成ra寄存器中保存的值，继续执行函数调用前的指令
  • 更多函数调用细节可参考博客：《RISC-V架构的函数调用规范和栈布局》；

2、mret指令

  • 当芯片陷入到M特权模式的异常模式后，想从M特权模式返回到陷入前的特权模式继续执行，必须使用mret指令，PC被设置成mepc寄存器保存的值，继续执行陷入M特权模式前的指令
  • 执行mret指令，可能返回到S特权模式、U特权模式，也可能返回到M特权模式的普通模式，mret指令的返回操作就是中断的恢复现场，要理解mret指令背后硬件做了什么操作，需要学习RISC-V架构的中断机制
  • 《RISC-V架构——中断处理和中断控制器介绍》

3、sret指令

  • 和mret指令的作用几乎一样，是从S特权模式返回陷入到S特权模式之前的特权模式继续执行

4、总结

  • ret用于函数调用返回，mret和sret用于从高特权模式切换回陷入前的地特权模式
6.自制操作系统: risc-v 比较和跳转指令
Do one thing at a time, and do well.
03-03 5440
比较指令 指令名称 功能 ISA type 用法 含义 BEQ 相等时分支 RV32I/RV64I B beq rs1, rs2, offset 若寄存器 x[rs1]和寄存器 x[rs2]的值相等，把 pc 的值设为当前值加上符号位扩展的偏移 offset。
RISC-V学习-第一篇[指令类型]
qq_44719402的博客
01-24 4385
本文是RVSC-V处理器学习的第一篇文章，对RV32IMAFDC指令集的学习笔记。 运算指令 立即数运算指令 addi rd,rs1,imm[11:0] 功能 1.将rs1与12位立即数（进行符号位扩展）相加，并将结果存到rd寄存器中去，如果结果溢出，舍弃溢出位，不做处理，保留低32位结果 2.addi rd,rs1,0指将rs1寄存器中的值存入rd中去 为什么没有立即数减法操作？ 因为addi运算是带符号位进行运算的，可以用addi rd,rs1,-10实现rd=rs1-10功能 寄存器运算指令 add
RISCV——指令集spec阅读笔记——特权级
知识，既贵，又便宜。
10-12 1万+
一个RISCV处理器线程必须运行在某个模式下，而区分这些工作模式的原因是为不同的软件栈部件提供保护。当一个线程试图执行当前模式下不允许的操作，将会产生异常。
【计算机组成原理】RISCV指令集指令简单介绍
capodexi的博客
01-09 8267
RISCV指令集指令简单介绍 计算机组成原理课程复习中，课程要求掌握理解精简指令集的构成，掌握计算、存取、跳转等基本指令，能够读懂ppt中的微程序实例。 因此我仔细查找技术手册并整理了一些RISCV指令集的常用指令含义及用法，整理如下： 首先明确：RISCV32位仅有32个寄存器，其中可用31个（x1-x31），x0默认取0 add 加法 add rd,rs,rt //rd=rs+rt sub 减法 sub rd,rs,rt //rd=rs-rt addi 带立即数的加法 addi rt,rs,c //rt
RISC-V学习基础（五）
Caramel_biscuit的博客
10-20 1万+
动态链接程序的加载稍微有些复杂，操作系统不直接运行程序，而是运行一个动态链接器，由动态链接器开始运行程序，并负责处理所有外部函数的第一次调用，把它们加载到内存中，并且修改程序，填入正确的调用地址。汇编程序的开头是一些汇编指示符(assemble directives)，它们是汇编器的命令，具有告诉汇编器代码和数据的位置、指定程序中使用的特定代码和数据常量等作用。图3.5为经典的C程序Hello World，编译器产生的汇编指令如图3.6，其中使用了图3.2的调用规范和图3.3、3.4的伪指令。
RISC-V特权架构 - 特权模式与指令
百里杨的博客
02-27 6157
例如，当多个处理器或线程同时访问和修改共享内存时，如果没有适当的同步机制，就可能出现一个处理器读取到的内存值是另一个处理器尚未写入的旧值的情况，从而导致程序行为的不正确。它会从特定的CSR寄存器（如sstatus、sepc等）中恢复监督模式的状态信息，并将sepc寄存器中的值复制到程序计数器（PC），从而确保处理器从正确的地址开始执行用户模式的程序。需要注意的是，sret指令只能在监督模式下执行，并且只有在软件修改了相应CSR寄存器的字段以指定要返回到的模式之后，才能安全地使用该指令进行返回操作。
RISC-V 常用汇编指令
热门推荐
m0_52132972的博客
08-29 1万+
risc-v 常用汇编指令
机组大作业：基于RISC-V架构的45条指令单周期CPU设计
01-20
在本机组大作业中，我们将深入探讨基于RISC-V架构的单周期CPU设计。RISC-V，全称为“Reduced Instruction Set Computer - Version 5”，是一种开放源代码的指令集架构，旨在提供简单、高效且可扩展的计算平台。这个...
基于RISC-V架构的单周期CPU设计及其Verilog实现
最新发布
11-09
接着讨论了设计中的挑战和优化措施，并提供了15个Verilog代码示例，涵盖了程序计数器、指令寄存器、控制单元、算术逻辑单元、寄存器文件和数据存储器等多个关键模块的具体实现方法。 适合人群：具有计算机科学与技术...
RISC-V中文手册，汇编指令集手册
04-12
- **第一章**：介绍了RISC-V的起源和发展历程，以及为什么需要一个新的指令集架构。此外，还概述了RISC-V的设计原则和技术优势。 - **第二章**：详细解释了RISC-V的指令格式和寻址模式，这是理解和实现RISC-V指令集...
RISC-V 指令集手册
03-16
RISC-V指令集手册不仅为RISC-V处理器的设计者和开发者提供了详细的指令集规范，还为软硬件开发人员、研究者和学习者提供了一个全面深入理解RISC-V架构的基础资源。通过不断迭代更新，该手册确保了RISC-V指令集的稳定...
RISC-V官方手册和相关资料（特权架构 & 非特权架构 & 中文资料）
01-20
本压缩包包含了三个关键的RISC-V学习资源： 1. **RISC-V特权架构规范**：这是理解RISC-V处理器核心操作的关键文档，详细定义了系统级的指令和硬件接口，包括内存管理、中断处理、异常和系统调用等。特权架构规范...
RISCV 特权级拾遗
http://www.icfgblog.com/
04-27 2324
最近了解了一波RISCV特权指令，起因是想弄清楚linux启动过程中M模式、S模式、U模式分别是如何切换的？中断和异常的时候硬件做了什么，软件要做什么？如何判断当前运行在什么模式下？ 1. 模式转换 带着这些问题查看手册，确实收获不少，比如： 开机时，默认进入M模式。初始化之后，配置mstatus寄存器MPP位，执行mret指令可以跳转到S或U模式。 U模式下主动执行ecall（同步异常），可以进入M模式，跳转到预先保存在mtvec的异常处理程序地址，最后通过mret返回U模式。 U模式下被动接受的中断包
RISCV中断异常
qq_38502922的博客
09-01 2162
指令的PC值不对齐，会造成取指令不对齐错误。进入异常后，程序跳入相应中断服务程序中后，软件强行改写mstatus中mie改为1，再次打开。1.软件必须使用mret指令，然后硬件停止当前程序流，调到mepc里定义的pc地址去执行。这几个域的属性为只读，软件无法直接写这些域改变其值，只有中断源头被清除后才会相应归零。riscv架构中定义了csr寄存器机器模式中断使能寄存器mie来控制中断的屏蔽。2.读写数据访问的地址属性错误，如访问了只读的，会被MPU或MMU定位出。去执行mtvec寄存器里定义的PC地址。..
RISC-V(2)——特权级及特权指令集
口袋里的跳跳糖
08-30 3507
一个 RISC-V 硬件线程（）是运行在某个特权级上的，这个特权级被编码到一个或者多个控制和状态寄存器）中的一种模式。当前定义了四种特权级，如下所示。特权级的作用现象机器级是最高级特权，也是 RISC-V 硬件平台唯一必须的特权级。所有硬件实现必须提供M-mode，因为这是唯一的模式，可以不受限制地访问整个机器。最简单的RISC-V实现可以仅提供M-mode，虽然这样做不能为防止不正确的、恶意应用代码提供保护。
RISC-V特权架构 - 机器模式下的异常处理
百里杨的博客
03-01 4959
RISC-V 定义的三种模式 User、Supervisor 和 Machine，均可发生异常，但是只有特权模式 **Supervisor** 和 **Machine** 才能处理异常，因为处理异常需要 CSR 寄存器。默认情况下，RISC-V所有的异常，都在Machine模式下处理。除此以外，还可以通过委托机制，将异常委托给Supervisor模式下处理。
循序渐进，学习开发一个RISC-V 上的操作系统
Lbrooon的博客
09-24 849
第 11 章 外部设备中断
汇编语言：ret和retf指令
天道酬勤
08-16 1392
ret指令用栈顶中的数据，修改IP的内容，从而实现近转移。CPU执行ret指令时，相当于执行：pop IP。retf指令同时用栈顶中的数据，修改IP和CS，从而实现远转移。CPU执行retf指令时，相当于执行：（1）pop IP；（2）pop CS。
RISC-V 指令详解
strongerHuang
10-14 6631
关注+星标公众号，不错过精彩内容作者 |Vinson转载 |漫谈嵌入式RISC-V是当下热门的技术，值得大家学习，这里分享一份关于RISC-V指令的内容给大家。1. 指令集1.1 指令集指令集是一个CPU的基石，要实现CPU 计算和控制功能，就必须定义好一系列与硬件电路相匹配的指令系统.指令就是我们交代CPU 要执行的操作，指令集就可以简单理解为指令的集合。我们把cpu 能够识别的指令汇总在一...
评论
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包

打赏作者

正在起飞的蜗牛

你的鼓励将是我创作的最大动力

¥1 ¥2 ¥4 ¥6 ¥10 ¥20
扫码支付：¥1
获取中
扫码支付

您的余额不足，请更换扫码支付或充值

打赏作者

实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值