ARM SDRAM

前言

涉及到的文档：
S5PV210_UM_REV1.1 
x210cv3.pdf 
K4T1G164QE.pdf 

---

一、SDRAM 引入

1、简介

SDRAM：Syncronized Dynamic Ramdam Access Memory，同步动态随机存储器;
DDR：DDR 就是 DDR SDRAM，是 SDRAM 的升级版。（DDR：double rate，双倍速度的SDRAM;
DDR 有好多代：DDR1 DDR2 DDR3 DDR4 LPDDR;

----------------------------------------------------------------------------------------------------------------------------------------------------
DDR=Double Data Rate 双倍速率,DDR SDRAM =双倍速率同步动态随机存储器，人们习惯称为 DDR，其中，
SDRAM 是Synchronous Dynamic Random Access Memory的缩写，即同步动态随机存取存储器。而 DDR 
SDRAM 是 Double Data Rate SDRAM 的缩写，是双倍速率同步动态随机存储器的意思。DDR 内存是在
SDRAM 内存基础上发展而来的，仍然沿用 SDRAM 生产体系，因此对于内存厂商而言，只需对制造普通
SDRAM 的设备稍加改进，即可实现DDR内存的生产，可有效的降低成本。

---

2、SDRAM 的特性

SDRAM 的特性: 容量大、价格低、掉电易失性、随机读写、总线式访问;

SDRAM/DDR 都属于动态内存（相对于静态内存 SRAM），都需要先运行一段初始化代码来初始化才能使用,
不像 SRAM 开机上电后就可以直接运行。

类似于 SDRAM 和 SRAM 的区别的，还有 NorFlash 和 NandFlash（硬盘）这两个。

正是因为硬件本身特性有限制，所以才导致启动代码比较怪异、比较复杂。而我们研究裸机是为了研究 uboot，在 uboot 中就充分利用了硬件的各种特性，处理了硬件复杂性。

---

3、SDRAM 数据手册带读

SDRAM 在系统中属于 SoC 外接设备（外部外设。以前说过随着半导体技术发展，很多东西都逐渐集成到 SoC 内部去了。现在还长期在外部的一般有：Flash、SDRAM/DDR、网卡芯片如DM9000、音频Codec。现在有一些高集成度的芯片也试图把这几个集成进去，做成真正的单芯片解决方案。）

SDRAM 通过地址总线和数据总线接口（总线接口）与 SoC 通信。如下图所示：

S5PV210_UM_REV1.1 文档	

---

开发板原理图上使用的是 K4T1G164QQ，但是实际开发板上贴的不是这个，是另一款。但是这两款是完全兼容的，进行软件编程分析的时候完全可以参考 K4T1G164QQ 的文档。如下图所示：

x210cv3.pdf  与  S5PV210_UM_REV1.1 文档	

---

全球做 SDRAM 的厂商不多，二线厂家做的产品参数都是向一线厂家（三星、KingSton）看齐，目的是兼容一线厂家的设计，然后让在意成本的厂商选择它的内存芯片替代一线厂家的内存芯片。SDRAM 的这个市场特征就导致这个东西比较标准化，大部分时候细节参数官方（芯片原厂家）都会给你一个参考值。

---

4、K4T1G164QE 的解释

K4T1G164QE.pdf 文档

K 表示三星产品，4 表示是 DRAM，T 表示产品号码，1G 表示容量（1Gb，等于 128MB，我们开发板 X210 上一共用了 4 片相同的内存，所以总容量是128×4=512MB）16 表示单芯片是 16 位宽的，4 表示是 8bank.

三星官方的数据手册上其实没有芯片相关的参数设置信心，都是芯片选型与外观封装方面的信息，选型是给产品经理来看的，封装和电压等信息是给硬件工程师看的。软件工程师最关注的是工作参数信息，但是数据手册没有。

---

二、SDRAM初始化

1、原理图中 SDRAM 相关部分

S5PV210 共有 2 个内存端口（就好象有 2 个内存插槽）。再结合查阅数据手册中内存映射部分，可知：两个内存端口分别叫 DRAM0 和 DRAM1：

S5PV210_UM_REV1.1.pdf

x210cv3.pdf

DRAM0：内存地址范围：0x20000000～0x3FFFFFFF（512MB），对应引脚是Xm1xxxx
DRAM1: 内存地址范围：0x40000000～0x7FFFFFFF（1024MB），对应引脚是Xm2xxxx

结论：

1. 整个210最多支持内存为 1.5GB，如果给 210 更多的内存， CPU 就无法识别。
2. 210 最多支持 1.5GB 内存，但是实际开发板不一定要这么多，譬如我们 X210 开发板就只有512MB 内存，连接方法是在 DRAM0 端口分布 256MB，在 DRAM1 端口分布了 256MB。
3. 由 2 可知，X210 开发板上内存合法地址是：0x20000000～0x2FFFFFFF（256MB） + 0x40000000～0x4FFFFFFF（256MB）。当板子上 DDR 初始化完成之后，这些地址都是可以使用的；如果使用了其他地址譬如 0x30004000， 就是死路一条。

---

原理图中每个 DDR 端口都由 3 类总线构成：地址总线（Xmn_ADDR0~XMnADDR13共 14 根地址总线） + 控制总线（中间部分，自己看原理图） + 数据总线（Xmn_DATA0~XMnDATA31 共 32 根数据线）。
分析：从数据总线的位数可以看出，我们用的是32位的（物理）内存。

x210cv3.pdf

---

x210cv3.pdf

原理图中画出 4 片内存芯片的一页，可以看出：X210 开发板共使用了 4 片内存（每片1Gbit=128MB，共512MB），每片内存的数据总线都是 16 位的（单芯片是 16 位内存）。如何由16 位内存得到 32 位内存呢？可以使用并联方法。在原理图上横向的 2 颗内存芯片就是并联连接的。并联时地址总线接法一样，但是数据总线要加起来。这样连接相当于在逻辑上可以把这2颗内存芯片看成是一个（这一个芯片是 32 位的，接在Xm1端口上）。

---

2、数据手册中 SDRAM 相关部分

看数据手册《NT5TU64M16GG-DDR2-1G-G-R18-Consumer》第 10 页的 block diagram。这个框图是128Bb×8 结构的，这里的 8 指的是 8bank，每 bank 128Mbit。

210 的 DDR 端口信号中有 BA0～BA2，接在内存芯片的BA0～BA2上，这些引脚就是用来选择bank的。

每个 bank 内部有 128Mb，通过 row address（14位） + column address（10位）的方式来综合寻址。
一共能寻址的范围是：2的14次方+2的10次方 = 2的24次方。对应16MB（128Mbit）内存。

---

源自朱有鹏老师.